-
公开(公告)号：KR1019990052173A
公开(公告)日：1999-07-05
申请号：KR1019970071622
申请日：1997-12-22
Applicant: 한국전자통신연구원
IPC: H01L27/04
Abstract: 본 발명은 반도체 기판상에 집적형 인덕터를 제조함에 있어서 기판 변환 기술을 이용하여 인덕터 금속 배선과 기판사이의 기생 커패시턴스를 감소시킴으로써 인덕터의 성능을 개선함에 있다.
본 발명은 기판과 인덕터간의 기생용량을 감소시키기 위하여 인덕터가 형성되는 영역의 반도체 기판을 식각하여 트렌치를 형성하고, 트렌치내에 다공질 실리콘을 형성한 후, 다공질 실리콘층의 상측에 제 1 유전체층, 1차 금속배선, 제 2 유전체층과, 나선형 형상을 가지는 2차 금속배선을 형성하여 인덕터 소자를 제조한다. 또한 트렌치내 다공질 실리콘이 형성되는 하부에 전도성 도핑층을 형성하여 역전압 바이어스 인가시 기판의 손실을 최대한 억제하는 구조의 인덕터 소자를 제조한다.
본 발명은 임피던스 정합회로에 사용하는 인덕터의 성능을 개선시킬 수 있게되어 RF IC 설계를 보다 안정적이고 용이하게 한다. 또한 고주파의 미약한 신호들이 기판과의 간섭에 의해 방해를 받게되는 정도를 개선 시킬 수 있다.-
公开(公告)号：KR1019990051082A
公开(公告)日：1999-07-05
申请号：KR1019970070321
申请日：1997-12-19
Applicant: 한국전자통신연구원
IPC: H01L27/06
Abstract: 본 발명은 초고주파 공진 집적회로에 관한 것으로서, 특히 인덕터 내경에 커패시터를 배치한 초고주파 공진회로 설계방법 및 그 구조에 관한 것이다. 본 발명은 집적형 인덕터와 집적형 커패시터를 이용하여 초고주파 공진회로를 구성하는 단계; N층 금속선과 N-1층 금속선 및 금속층간 절연막으로 집적형 인덕터를 구성하는 단계; 인덕터의 입력단을 N층 금속선으로 구성하고 인덕터의 종단을 콘택홀을 통해 N-1금속층과 연결한뒤 N-1층 금속선으로 출력단을 구성하는 단계; 불순물이 도핑된 M층 다결정실리콘과 M-1층 다결정실리콘 및 다결정실리콘층간의 절연막으로 구성된 커패시터를 구성하는 단계; 상기의 커패시터를 인덕터의 내경에 배치하는 단계; N-1층 금속선을 이용하여 M층 및 M-1층 다결정실리콘을 각각 연결하여 커패시터를 구성하는 단계; 커패시터의 연결 금속선인 N-1층 금속선을 인덕터 내경에서 인덕터 바깥쪽인 입력단까지 연결하고 인덕터 입력단의 N층 금속막과 콘택홀을 통해 연결하는 단계; 인덕터 내경에 배치되어 있는 인덕터 종단의 N층 금속막과 커패시터의 연결 금속선인 N-1층 금속선을 콘택홀을 통해 연결하고 N-1층 금속막을 인덕터 외부로 연결, 배치하는 단계; 상기의 인덕터와 커패시터를 연결하는 단계에서 입력단 금속선과 연결되는 커패시터의 다결정실리콘이 M-1층이고 인덕터의 종단 금속선과 연결되는 커패시터의 다결정실리콘이 M층이 되게 구성하는 단계; 혹은 상기의 인덕터와 커패시터를 연결하는 단계에서 입력단 금속선과 연결되는 커패시터의 다결정실리콘이 M층이고 인덕터의 종단 금속선과 연결되는 커패시터의 다결정실리콘이 M-1층이 되게 함으로써 인덕터 내경에 커패시터를 배치하여 커패시터 배치를 위한 별도의 칩 면적을 없애줌으로써 칩면적을 줄이고 이와 동시에 별도배치에 따른 기생성분을 감소시키는 것을 특징으로 하는 초고주파 공진회로를 구현하는 것이다.
-
公开(公告)号：KR1019990051075A
公开(公告)日：1999-07-05
申请号：KR1019970070314
申请日：1997-12-19
Applicant: 한국전자통신연구원
IPC: H03F3/20
Abstract: 본 발명은 CMOS를 이용한 초고주파 증폭기 설계에 있어 잡음특성 및 전력이득 등 회로성능을 변화시키지 않으면서 전력소모를 감소시키는 동시에 칩의 면적을 줄이는 CMOS 저전력 초고주파 증폭기에 관한 것이다. 그 목적은 RF 초크 인덕터 대신 능동소자를 사용함으로써 소비전력을 절반으로 감소시키는 동시에 칩의 면적도 크게 줄일 수 있게 하는 데에 있다. 그 특징은 자신의 소스가 제 1 용량수단를 통하여 접지되며 자신의 드레인이 제 1 유도수단를 통하여 전원과 연결되며 자신의 게이트가 제 1 저항수단을 통하여 전원과 연결되어 있는 제 1 증폭수단과, 자신의 소스가 제 2 유도수단을 통하여 접지되며 자신의 드레인이 제 2 용량수단을 통하여 그 제 1 증폭수단의 게이트에 연결되며 제 1 정합수단을 통하여 입력신호를 자신의 게이트로 입력받는 제 2 증폭수단 및 자신의 소스가 그 제 1 증폭수단의 소스에 연결되며 자신의 드레인이 그 제 2 증폭수단의 드레인에 연결되며 자신의 게이트가 제 2 저항수단을 통하여 자신의 드레인과 연결되어 있는 제 3 증폭수단으로 구성되며, 바이어스 회로가 제 3 저항수단을 통하여 그 제 2 증폭수단의 게이트에 연결되며, 출력신호가 그 제 1 증폭수단의 드레인으로부터 제 2 정합수단을 통하여 출력되는 데에 있다. 그 효과는 RF 칩 가격을 감소시킬 수 있는 데에 그 효과가 있다.
-
公开(公告)号：KR1019980039916A
公开(公告)日：1998-08-17
申请号：KR1019960059034
申请日：1996-11-28
Applicant: 한국전자통신연구원
IPC: H03K3/03
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
글리치가 없는 D 플립플롭회로.
2. 발명이 해결하려고 하는 기술적 과제
입력신호의 전환시에도 글리치가 발생하지 않도록 하고자 함.
3. 발명의 해결방법의 요지
입력되는 클럭의 제어를 받아 입력된 데이타 값을 반전시키는 입력데이타 래치수단과, 상기 래치수단의 출력 값과 입력되는 클럭의 제어를 받아 출력 데이타 값을 제어하는 제어 신호를 출력하는 수단, 및 상기 제어신호 출력수단의 제어에 의해 저장된 값을 출력하는 수단을 구비한 D 플립플롭회로에 있어서, 상기 래치수단의 출력값이 하이인 경우에 상기 제어신호 출력수단의 출력값에 영향을 미치지 않도록 채널을 차단하고, 상기 래치수단의 출력 값이 로우이고, 입력된 클럭이 로우이면 상기 제어신호 출력수단의 출력값을 하이로 변환시키기 위한 전압값을 제공하는 수단을 더 포함하여 이루어짐.
4. 발명의 중요한 용도
D 플립플롭회로.-
-
Patent Agency Ranking
公开(公告)号：KR1019910005401B1
公开(公告)日：1991-07-29
申请号：KR1019880011545
申请日：1988-09-07
CPC classification number: H01L21/28525 , H01L21/2257 , H01L21/2633 , Y10S148/147
Abstract: The method for manufacturing a bipolar transistor having a high speed operation charactristic and a high integration or a high current switching device utilizes a polysilicon self aligning process. The method comprises the steps of evaporating a first amorphous silicon film (116) having a diffusion source function on a P type intrinsic base (104), ion-implanting impurities there into and diffusing them to the surface of the silicon film (116) to form an emitter junction (118); evaporating a titanium film (120) and a second amorphous silicon film (121); and ion- implanting impurities there into and heat-treating it to forming a titanium silicide film (122).
Abstract translation: 具有高速运算特性和高集成度的双极晶体管的制造方法或大电流开关器件利用多晶硅自对准工艺。 该方法包括以下步骤：在P型本征基底（104）上蒸发具有扩散源功能的第一非晶硅膜（116），在其中离子注入杂质并将其扩散到硅膜（116）的表面至 形成发射极结（118）; 蒸发钛膜（120）和第二非晶硅膜（121）; 并将杂质离子注入并进行热处理以形成硅化钛膜（122）。
-
公开(公告)号：KR101695311B1
公开(公告)日：2017-01-11
申请号：KR1020100134101
申请日：2010-12-23
Applicant: 한국전자통신연구원
CPC classification number: H03L7/0802 , H03L7/085 , H03L2207/50
Abstract: 본발명은아날로그위상에러보상기를장착한프랙셔널디지털위상고정루프에관한것으로서, 디지털위상고정루프에아날로그위상에러보상기를장착하여아날로그위상에러보상기를통해미세위상에러검출및 보상을수행함으로써위상에러검출해상도를높이고과도전력소모와전원노이즈및 과도전류노이즈를줄일수 있을뿐만아니라면적을줄일수 있다.
Abstract translation: 公开了具有模拟相位误差补偿器的分数字数字锁相环。 具有模拟相位误差补偿器的数字锁相环可以通过模拟相位误差补偿器进行分数相位误差检测和补偿，从而降低功耗，功耗噪声和瞬态电流噪声，同时提高相位误差检测分辨率。
-
公开(公告)号：KR101317180B1
公开(公告)日：2013-10-15
申请号：KR1020090125632
申请日：2009-12-16
Applicant: 한국전자통신연구원
IPC: H03H17/02
Abstract: 본 발명은 샘플링 주파수의 정수배 지점에 생성되는 널(Null)의 깊이와 폭 특성을 향상시켜 줄 수 있으며, 클록신호를 생성하기 위한 스위칭 회로를 간소화시켜 줄 수 있도록 하는 2차의 싱크 데시메이션 필터에 관한 것으로, 입력 신호를 서로 상이한 샘플링 주기만큼 지연시키고 서로 상이한 웨이트(weight)를 부여하여 다수의 지연 신호를 생성하여 출력하는 신호전달부; 및 상기 신호전달부로부터 출력되는 다수의 지연 신호를 가산하여 결과를 출력하는 가산부를 포함한다.
데시메이션 필터, 널(Null) 깊이, 널(Null) 폭, 클록신호 재사용-
公开(公告)号：KR101263219B1
公开(公告)日：2013-05-10
申请号：KR1020090061163
申请日：2009-07-06
Applicant: 한국전자통신연구원
Abstract: 본발명은 I/Q 부정합보상장치및 방법에관한것으로, 그장치는 I/Q 부정합보상장치는, 연속파(Continuous Wave) 신호를수신하여상기연속파의 I/Q 채널평균궤적도를추출하는대칭점추출부상기대칭점추출부에서추출된 I/Q 채널평균궤적도로부터상기연속파의왜곡정도를추출하는오차추출부및 상기연속파의왜곡정도를이용하여상기연속파의 I 채널신호와 Q 채널신호간에발생한부정합을보상하는보상부를포함한다.
-
公开(公告)号：KR1020130029327A
公开(公告)日：2013-03-22
申请号：KR1020120052200
申请日：2012-05-16
Applicant: 한국전자통신연구원
Abstract: PURPOSE: A single frequency synthesizer based FDD(Frequency Division Duplex) transceiver is provided to execute frequency upper and lower conversion by using a single frequency synthesizer. CONSTITUTION: A duplexer(630) transmits a signal of an RF(Radio Frequency) band through an antenna. A receiver(650) amplifies the received RF band signal from the antenna through the duplexer. The receiver executes the lower frequency conversion of the amplified signal. The receiver processes the analog signal processing of the lower frequency converted signal. A frequency synthesizer(660) generates a carrier frequency for executing the frequency lower conversion in the receiver by executing an upper frequency conversion in a transmitter. [Reference numerals] (610) Transmission signal processing unit; (611) Digital filter; (612) IF up-conversion unit; (613) IF generating and processing unit; (622) Analog front-end unit; (623) RF up-conversion unit; (624) Bandpass filter; (630) Duplexer; (650) Receiver; (660) Frequency synthesizer; (AA) Digital baseband 1; (BB) Digital baseband Q; (CC) Transmission frequency information; (DD) Reception frequency information
Abstract translation: 目的：提供基于单频合成器的FDD（频分双工）收发器，通过使用单个频率合成器来执行频率上下转换。 构成：双工器（630）通过天线发送RF（射频）频带的信号。 接收机（650）通过双工器放大从天线接收的RF频带信号。 接收机执行放大信号的较低频率转换。 接收器处理较低频率转换信号的模拟信号处理。 频率合成器（660）通过在发射机中执行较高的频率转换来产生用于在接收机中执行频率较低转换的载波频率。 （附图标记）（610）发送信号处理单元; （611）数字滤波器; （612）IF上变频单元; （613）IF生成处理单元; （622）模拟前端单元; （623）RF上变频单元; （624）带通滤波器; （630）双工器; （650）接收器; （660）频率合成器; （AA）数字基带1; （BB）数字基带Q; （CC）传输频率信息; （DD）接收频率信息
-
-
-
-
-
-
-
-
-
Search Results
276
records
(took 0.022 seconds)
