公开(公告)号：DE102019120017A1

公开(公告)日：2021-01-28

申请号：DE102019120017

申请日：2019-07-24

Applicant: INFINEON TECHNOLOGIES AG

Inventor： STREB FABIAN ,  MAUDER ANTON ,  SCHULZE HANS-JOACHIM

IPC: H01L23/482 ,  H01L21/60 ,  H01L45/00

Abstract: Vorgeschlagen wird eine Leistungs-Halbleitervorrichtung (100). Die Leistungs-Halbleitervorrichtung (100) enthält ein Halbleitersubstrat (102). Die Leistungs-Halbleitervorrichtung (100) enthält ferner eine elektrisch leitende erste Schicht (104). Zumindest ein Teil der elektrisch leitenden ersten Schicht (104) weist Poren (108) auf. Die Leistungs-Halbleitervorrichtung (100) enthält ferner eine elektrisch leitende zweite Schicht (112). Die elektrisch leitende zweite Schicht (112) ist zwischen dem Halbleitersubstrat (102) und der elektrisch leitenden ersten Schicht (104) angeordnet. Die Poren (108) sind zumindest teilweise mit einem Phasenänderungsmaterial (110) gefüllt.

公开(公告)号：DE102018106689B4

公开(公告)日：2020-10-15

申请号：DE102018106689

申请日：2018-03-21

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEISER ANDREAS ,  RUPP ROLAND ,  MAUDER ANTON ,  SPULBER OANA

IPC: H01L29/78 ,  H01L21/331 ,  H01L21/336 ,  H01L29/739

Abstract: Halbleitervorrichtung, umfassend:Graben-Gatestrukturen (150), die sich von einer ersten Oberfläche (101) in einen Siliziumcarbidbereich (100) erstrecken;ein Abschirmgebiet (160), das zwischen einer Driftzone (131) und den Graben-Gatestrukturen (150) entlang einer zur ersten Oberfläche (101) orthogonalen vertikalen Richtung ausgebildet ist, wobei das Abschirmgebiet (160) einen zusätzlichen pn-Übergang (pnx) mit der Driftzone (131) bildet; undKanalgebiete (120), wobei die Kanalgebiete (120) und die Graben-Gatestrukturen (150) entlang einer ersten horizontalen Richtung (191) nacheinander angeordnet sind und wobei entlang einer zweiten horizontalen Richtung (192), die zur ersten horizontalen Richtung (191) orthogonal ist, die Kanalgebiete (120) zwischen einem Sourcegebiet (110) und einem Stromausbreitungsgebiet (132) ausgebildet sind, undwobei die Kanalgebiete (120) dazu konfiguriert sind, Bereiche von Mesaabschnitten (180) zwischen benachbarten Graben-Gatestrukturen (150) bei einer Gatespannung VGS = 0 V vollständig zu verarmen.

公开(公告)号：DE102019107151A1

公开(公告)日：2020-09-24

申请号：DE102019107151

申请日：2019-03-20

Applicant: INFINEON TECHNOLOGIES AG

Inventor： THEES HANS-JÜRGEN ,  MAUDER ANTON

IPC: H01L29/739

Abstract: Eine Ausführungsform einer Halbleitervorrichtung (500) enthält eine Halbleiter-Mesa (160) in einem aktiven Vorrichtungsgebiet. Die Halbleiter-Mesa (160) enthält Sourcegebiete (110), die entlang einer longitudinalen Richtung der Halbleiter-Mesa (160) angeordnet und entlang der longitudinalen Richtung voneinander getrennt sind. Die Halbleitervorrichtung (500) enthält ferner eine Elektrodengrabenstruktur (150, 180), die ein Dielektrikum (151, 181) und eine Elektrode (155, 185) aufweist. Die Elektrodengrabenstruktur (150, 180) grenzt an eine Seite der Halbleiter-Mesa (160). Die Halbleitervorrichtung (500) enthält ferner eine mit einem oder mehreren Isoliermaterialien gefüllte Isolierungsgrabenstruktur (421). Die Isolierungsgrabenstruktur (421) erstreckt sich durch die Halbleiter-Mesa (160) und in oder durch die Elektrodengrabenstruktur (150, 180) entlang einer ersten lateralen Richtung.

公开(公告)号：DE102014111981B4

公开(公告)日：2020-08-13

申请号：DE102014111981

申请日：2014-08-21

Applicant: INFINEON TECHNOLOGIES AG

Inventor： LAVEN JOHANNES GEORG ,  RÖSNER WOLFGANG ,  DAINESE MATTEO ,  JÄGER CHRISTIAN ,  MAUDER ANTON ,  HIRLER FRANZ ,  STRENZ ROBERT ,  STIFTINGER MARTIN ,  RÖSCH MAXIMILIAN

IPC: H01L29/78 ,  H01L29/739

Abstract: Halbleitervorrichtung, umfassend:einen ersten Lastanschluss (L1), der elektrisch mit Sourcezonen (110) von Transistorzellen (TC) verbunden ist, wobei die Sourcezonen (110) erste pn-Übergänge (pn1) mit Bodyzonen (115) bilden,einen zweiten Lastanschluss (L2), der elektrisch mit einer Drainkonstruktion (120) verbunden ist, die zweite pn-Übergänge (pn2) mit den Bodyzonen (115) bildet, undSteuerstrukturen (400), die direkt an die Bodyzonen (115) angrenzen, wobei die Steuerstrukturen (400) eine Steuerelektrode (420) und Ladungsspeicherstrukturen (410) umfassen, die Steuerelektrode (420) gestaltet ist, um einen Laststrom durch die Bodyzonen (115) zu steuern, die Ladungsspeicherstrukturen (410) die Steuerelektrode (420) von den Bodyzonen (115) isolieren und eine Steuerladung (419) enthalten, die ausgeführt ist, um bei Abwesenheit einer Potentialdifferenz zwischen der Steuerelektrode (420) und dem ersten Lastanschluss (L1) Inversionskanäle in den Bodyzonen (115) zu induzieren, wobeidie Bodyzonen (115) in Halbleitermesas (160) gebildet sind, die von Teilen eines Halbleiterkörpers (100) gebildet und voneinander durch die Steuerstrukturen (400) getrennt sind.

公开(公告)号：DE102011056157B4

公开(公告)日：2020-07-09

申请号：DE102011056157

申请日：2011-12-08

Applicant: INFINEON TECHNOLOGIES AG

Inventor： GRUBER HERMANN ,  HIRLER FRANZ ,  MAUDER ANTON ,  MEISER ANDREAS PETER ,  ROTHLEITNER HUBERT

IPC: H01L21/762 ,  H01L23/522 ,  H01L29/78

Abstract: Verfahren zur Herstellung eines Halbleiterbauteils, das Folgendes umfasst:- Bereitstellen eines Halbleiterkörpers (100) mit einer ersten Oberfläche (101) und einer der ersten Oberfläche (101) gegenüberliegenden zweiten Oberfläche (102);- Ausbilden eines Isolationsgrabens (103, 103) von der ersten Oberfläche (101) in den Halbleiterkörper (100), sodass der Isolationsgraben (103, 103) entweder eine geschlossene Schleife bildet oder mit einer Kante des Halbleiterkörpers (100) oder einer Ritzlinie, die auf dem Halbleiterkörper (100) angeordnet ist, eine geschlossene Schleife bildet;- Ausbilden einer ersten Isolationsschicht (21) zumindest auf einer oder mehreren Seitenwänden des Isolationsgrabens;- Entfernen von Halbleitermaterial des Halbleiterkörpers (100) von der zweiten Oberfläche (102), um untere Abschnitte der ersten Isolationsschicht (21) freizulegen und eine hintere Oberfläche (102') auszubilden;- Abscheiden einer zweiten Isolationsschicht (31) auf der hinteren Oberfläche (102'), so dass mindestens zwei Halbleitermesas (100a, 100b, 100c) ausgebildet werden, die durch die erste Isolationsschicht (21) und die zweite Isolationsschicht (31) voneinander isoliert sind;- Füllen des Isolationsgrabens (103, 103) mit einem elektrisch leitfähigen Material (22) vor dem Abscheiden der zweiten Isolationsschicht (31);- teilweises Entfernen der zweiten Isolationsschicht (31), um mindestens eine der mindestens zwei Halbleitermesas (100a, 100b, 100c) auf der hinteren Oberfläche (102') freizulegen; und- Ausbilden einer Metallisierung (56) auf der hinteren Oberfläche (102') in ohmschem Kontakt mit der mindestens einen der mindestens zwei Halbleitermesas (100a, 100b, 100c).

公开(公告)号：DE102018129467A1

公开(公告)日：2020-05-28

申请号：DE102018129467

申请日：2018-11-22

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SCHULZE HANS-JOACHIM ,  MAUDER ANTON ,  JELINEK MORIZ ,  WÜBBEN THOMAS

IPC: H01L21/265 ,  H01L21/328 ,  H01L21/336 ,  H01L29/739 ,  H01L29/78 ,  H01L29/861

Abstract: Die Offenbarung betrifft ein Verfahren zum Herstellen eines Halbleiterbauelements. Das Verfahren umfasst ein Einbringen zumindest eines ersten Dotierstoffs in einen Halbleiterkörper (102) durch eine erste Oberfläche (104) des Halbleiterkörpers (102). Danach erfolgt ein Ausführen einer oder mehrerer Protonenimplantationen. Das Verfahren umfasst zudem ein Einbringen eines zweiten Dotierstoffs in den Halbleiterkörper (102) durch eine der ersten Oberfläche gegenüberliegende zweite Oberfläche (106) mit einem Plasma-basierten Ionenimplantationsverfahren, wobei das Plasma-basierte Ionenimplantationsverfahren mit einem Komplex aus dem zweiten Dotierstoff und Wasserstoff als Prozessgas ausgeführt wird.

公开(公告)号：DE102014108641B4

公开(公告)日：2020-03-26

申请号：DE102014108641

申请日：2014-06-19

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MAUDER ANTON ,  OTREMBA RALF ,  SCHIESS KLAUS

IPC: H01L25/16 ,  H05K1/18

Abstract: Schaltungsanordnung (100), die Folgendes aufweist:einen Träger (102), der mindestens eine elektrisch leitfähige Leitung aufweist;eine Mehrzahl diskreter eingekapselter integrierter Leistungsschaltungen (110, 120), die auf dem Träger (102) angeordnet sind, wobei jede integrierte Leistungsschaltung (110, 120) Folgendes aufweist:einen ersten gesteuerten Anschluss;einen zweiten gesteuerten Anschluss; undeinen Steueranschluss;wobei ein erster gesteuerter Anschluss einer ersten integrierten Leistungsschaltung (110) der Mehrzahl integrierter Leistungsschaltungen (110, 120) in elektrischem Kontakt mit mindestens einem Anschluss einer zweiten integrierten Leistungsschaltung (120) der Mehrzahl integrierter Leistungsschaltungen (110, 120) ist, um einen ersten Strompfad (106), der den Träger (102) umgeht, zu bilden;wobei ein Steueranschluss der zweiten integrierten Leistungsschaltung (120) über die mindestens eine elektrisch leitfähige Leitung elektrisch an einen Anschluss der ersten integrierten Leistungsschaltung (120) gekoppelt ist, um einen zweiten Strompfad (104) zum Führen eines Steuerstroms über die mindestens eine elektrisch leitfähige Leitung zu bilden,wobei der den Träger umgehende, erste Strompfad zum Führen eines Laststroms eingerichtet ist, so dass der Laststrom unter Umgehung des Trägers (102) durch den ersten Strompfad fließt, und wobei der Laststrom höher ist als der Steuerstrom.

公开(公告)号：DE102018106670A1

公开(公告)日：2019-09-26

申请号：DE102018106670

申请日：2018-03-21

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MAUDER ANTON ,  SPULBER OANA ,  RUPP ROLAND

IPC: H01L29/78 ,  H01L29/739

Abstract: Eine Halbleitervorrichtung (500) enthält Graben-Gatestrukturen (150), die sich von einer Vorderseite in einen Siliziumcarbidbereich (100) erstrecken. Ein Sourcegebiet (110) ist in einem oberen Bereich eines Mesaabschnitts (180) des Siliziumcarbidbereichs (100) zwischen den Graben-Gatestrukturen (150) ausgebildet. Ein gate-gesteuertes Kanalgebiet (120) in dem Mesaabschnitt (180) grenzt an das Sourcegebiet (110). Das gate-gesteuerte Kanalgebiet (120) ist dafür konfiguriert, innerhalb absoluter maximaler Nennwerte der Halbleitervorrichtung (500) vollständig zu verarmen.

公开(公告)号：DE102017127752A1

公开(公告)日：2019-05-23

申请号：DE102017127752

申请日：2017-11-23

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MAUDER ANTON ,  RÖSSLER WERNER

IPC: H03K17/06

Abstract: Ein Verfahren und eine elektronischen Schaltung werden beschrieben. Das Verfahren umfasst das Ansteuern eines Transistorbauelements in einem Ein-Zustand durch Anlegen einer Ansteuerspannung, die höher ist als eine Schwellenspannung des Transistorbauelements an einen Ansteuereingang, und das Einstellen eines Spannungspegels der Ansteuerspannung basierend auf einem Lastsignal, das einen Strompegel eines Laststroms durch das Transistorbauelement repräsentiert, wobei der Strompegel ein tatsächlicher Strompegel oder ein erwarteter Strompegel des Laststroms ist.

公开(公告)号：DE102014019927B3

公开(公告)日：2019-05-16

申请号：DE102014019927

申请日：2014-12-10

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HIRLER FRANZ ,  MAUDER ANTON ,  MEISER ANDREAS ,  SCHULZE HANS-JOACHIM ,  WEBER HANS ,  ZUNDEL MARKUS

IPC: H01L21/31 ,  H01L21/265 ,  H01L21/316 ,  H01L21/331 ,  H01L21/336

Abstract: Ein Verfahren (200) zum Bilden eines Halbleiterbauelements, das Verfahren umfassend:Ausführen einer anodischen Oxidation (210) einer Oberflächenregion eines Halbleitersubstrats, um eine Oxidschicht an einer Oberfläche des Halbleitersubstrats durch Erzeugen eines anziehenden, elektrischen Feldes zwischen dem Halbleitersubstrat und einer externen Elektrode innerhalb eines Elektrolyten zu bilden, um oxidierende Ionen des Elektrolyten anzuziehen, was eine Oxidation der Oberflächenregion des Halbleitersubstrats verursacht; undStimulieren (220) der anodischen Oxidation unabhängig von dem anziehenden, elektrischen Feld,wobei das Verfahren (200) ferner das Ausführen einer maskierten Schadensimplantation von zumindest einem Teil der Oberflächenregion des Halbleitersubstrats vor der anodischen Oxidation aufweist, und/oderwobei das Stimulieren der anodischen Oxidation das Anlegen eines Magnetfeldes an die Oberfläche des Halbleitersubstrats aufweist.