公开(公告)号：DE102005030638A1

公开(公告)日：2007-01-11

申请号：DE102005030638

申请日：2005-06-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BONART DIETRICH ,  HARTNER WALTER ,  GRUBER HERMANN ,  MEISER ANDREAS

IPC: H01L27/08 ,  H01L21/28 ,  H01L21/762

公开(公告)号：DE102018104581B4

公开(公告)日：2021-11-04

申请号：DE102018104581

申请日：2018-02-28

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEISER ANDREAS ,  MAUDER ANTON ,  RUPP ROLAND ,  LEENDERTZ CASPAR

IPC: H01L23/62 ,  H01L21/336 ,  H01L29/06 ,  H01L29/161 ,  H01L29/739 ,  H01L29/78

Abstract: Halbleitervorrichtung, umfassend:eine Grabenstruktur (150), die sich von einer ersten Oberfläche (101) in einen Siliziumcarbid-Halbleiterkörper (100) erstreckt, wobei die Grabenstruktur (150) eine Hilfselektrode (157) an einem Boden der Grabenstruktur (150) und eine Gateelektrode (155) umfasst, wobei die Gateelektrode (155) zwischen der Hilfselektrode (157) und der ersten Oberfläche (101) angeordnet ist, und wobei die Hilfselektrode (157) mit einer ersten Lastelektrode (310), einem anderen Anschluss der Halbleitervorrichtung (500) oder mit einem Ausgang eines internen Treibers oder einer Spannungsreglerschaltung permanent niederohmig elektrisch verbunden ist; undein Abschirmgebiet (140), das an die Hilfselektrode (157) am Boden der Grabenstruktur (150) grenzt und einen ersten pn-Übergang (pn1) mit einer Driftstruktur bildet, wobei die Hilfselektrode (157) mit dem Abschirmgebiet (140) in einem niederohmigen Kontakt ist.

公开(公告)号：DE102017130213B4

公开(公告)日：2021-10-21

申请号：DE102017130213

申请日：2017-12-15

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEISER ANDREAS ,  KOZLOWSKI GRZEGORZ

IPC: H01L29/41 ,  H01L29/06 ,  H01L29/78 ,  H02M3/00

Abstract: Planarer Feldeffekttransistor (100), der aufweist:ein Drainerweiterungsgebiet (102) zwischen einem Kanalbereich (104) und einem Drainanschluss (D) an einer ersten Oberfläche (106) eines Halbleiterkörpers (112);einen ersten Elektrodenteil (108) und einen zweiten Elektrodenteil (110), die lateral voneinander beabstandet sind, wobei der erste Elektrodenteil (108) als Gateelektrode oberhalb des Kanalbereichs (104) angeordnet ist und der zweite Elektrodenteil (110) oberhalb des Drainerweiterungsgebiets (102) angeordnet ist und vom ersten Elektrodenteil (108) elektrisch getrennt ist;ein Gatedielektrikum (1141) zwischen dem ersten Elektrodenteil (108) und dem Kanalgebiet (104); undein weiteres Dielektrikum (1142) zwischen dem ersten Elektrodenteil (108) und dem Drainerweiterungsgebiet (102), wobei eine Dicke des weiteren Dielektrikums (1142) größer ist als eine Dicke des Gatedielektrikums (1141) und das Gatedielektrikum (1141) in Richtung des Drainanschlusses (D) an das weitere Dielektrikum angrenzt, und wobei das weitere Dielektrikum ein STI-Dielektrikum (1143), Shallow Trench IsolationDielektrikum, aufweist, sowie ein planares Dielektrikum (1147) zwischen dem STI-Dielektrikum (1143) und dem Gatedielektrikum (1141), wobei das planare Dielektrikum (1147) dicker ist als das Gatedielektrikum (1141) und an der ersten Oberfläche (106) an eine Oberseite eines Teils des Drainerweiterungsgebiets (102) angrenzt.

公开(公告)号：DE102017130223B4

公开(公告)日：2020-06-04

申请号：DE102017130223

申请日：2017-12-15

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEISER ANDREAS ,  KAMPEN CHRISTIAN

IPC: H01L23/58 ,  H01L27/088 ,  H01L29/06 ,  H01L29/78 ,  H02M3/00

Abstract: Halbleitervorrichtung (100), die aufweist:eine erste planare Feldeffekttransistorzelle (101) und eine zweite planare Feldeffekttransistorzelle (102), die elektrisch parallel geschaltet sind und jeweils ein Drainerweiterungsgebiet (103) zwischen einem Kanalbereich und einem Drainanschluss (D) an einer ersten Oberfläche (109) eines Halbleiterkörpers (104) aufweisen, wobeieine Gateelektrode (106) der ersten Feldeffekttransistorzelle (101) mit einem Sourceanschluss (S) elektrisch verbunden ist; undeine Gateelektrode (106) der zweiten Feldeffekttransistorzelle (102) mit einem vom Sourceanschluss (S) elektrisch getrennten Gateanschluss (G) verbunden ist.

公开(公告)号：DE102019129537A1

公开(公告)日：2020-05-20

申请号：DE102019129537

申请日：2019-10-31

Applicant: INFINEON TECHNOLOGIES AG

Inventor： LEENDERTZ CASPAR ,  ESTEVE ROMAIN ,  MAUDER ANTON ,  MEISER ANDREAS ,  ZIPPELIUS BERND

IPC: H01L29/78 ,  H01L27/07

Abstract: Ausführungsformen von SiC-Vorrichtungen und entsprechende Herstellungsverfahren werden bereitgestellt. In einigen Ausführungsformen weist die SiC-Vorrichtung Abschirmgebiete (130) am Boden (106) einiger Gategräben (102) und nichtlineare Übergänge auf, die mit dem SiC-Material (100) am Boden (106) anderer Gategräben (102) ausgebildet sind. In anderen Ausführungsformen weist die SiC-Vorrichtung die Abschirmgebiete (130) am Boden (106) der Gategräben (102) und in Reihen angeordnet auf, welche in einer Richtung quer zu einer Längsausdehnung der Gräben (102) verlaufen. In noch anderen Ausführungsformen weist die SiC-Vorrichtung die Abschirmgebiete (130) und die nichtlinearen Übergänge auf, und wobei die Abschirmgebiete (130) in Reihen angeordnet sind, welche in einer Richtung quer zu einer Längsausdehnung der Gräben (102) verlaufen.

公开(公告)号：DE102014100877B4

公开(公告)日：2019-09-26

申请号：DE102014100877

申请日：2014-01-27

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEISER ANDREAS ,  ZUNDEL MARKUS ,  THIELE STEFFEN

IPC: H01L27/06 ,  G01R19/00 ,  H01L21/76 ,  H01L21/8234 ,  H01L23/62 ,  H01L29/78

Abstract: Integrierte Schaltung, die eine Halbleitervorrichtung aufweist, umfassend:eine Leistungskomponente (200), die eine Vielzahl von Trenches (300, ..., 300) in einem Zellarray umfasst, wobei die Vielzahl von Trenches (300, ..., 300) in einer ersten Richtung (x) verlaufen,eine Sensorkomponente (250), die in das Zellarray der Leistungskomponente (200) integriert ist und eine Sensorzelle aufweist, die eine Fläche hat, die kleiner ist als eine Fläche des Zellarrays der Leistungskomponente (200), undIsolationstrenches (205), die zwischen der Sensorkomponente (250) und der Leistungskomponente (200) angeordnet sind, wobei ein isolierendes Material in den Isolationstrenches (205) vorgesehen ist und die Isolationstrenches (205) in einer von der ersten Richtung (x) verschiedenen zweiten Richtung (y) verlaufen.

公开(公告)号：DE102015114035B4

公开(公告)日：2019-08-01

申请号：DE102015114035

申请日：2015-08-24

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KOLB STEFAN ,  MEISER ANDREAS ,  SCHLOESSER TILL ,  WERNER WOLFGANG

IPC: B81C1/00 ,  B81B7/02 ,  H01L21/20

Abstract: Verfahren zur Herstellung einer MEMS-Vorrichtung, das umfasst:Ausbilden eines Halbleiterschichtstapels, wobei der Halbleiterschichtstapel zumindest eine erste monokristalline Halbleiterschicht (102), eine zweite monokristalline Halbleiterschicht (104) und eine dritte monokristalline Halbleiterschicht (106) umfasst, wobei die zweite monokristalline Halbleiterschicht (104) zwischen der ersten (102) und der dritten (106) monokristallinen Halbleiterschicht ausgebildet ist, wobei ein Halbeitermaterial der zweiten monokristallinen Halbleiterschicht (104) von den Halbleitermaterialien der ersten (102) und der dritten monokristallinen Halbleiterschicht (106) verschieden ist; undnach dem Ausbilden des Halbleiterschichtstapels, gleichzeitiges Ätzen zumindest eines Abschnitts von jeder der ersten (102) und dritten monokristallinen Halbleiterschicht (106),wobei ein bewegliches MEMS-Element von einem Abschnitt der zweiten monokristallinen Schicht (104) gebildet wird, wobei der Abschnitt der zweiten monokristallinen Schicht (104) durch das Ätzen zumindest eines Abschnitts der ersten (102) und eines Abschnitts der dritten monokristallinen Halbleiterschicht (106) freigesetzt wird,wobei der Halbleiterschichtstapel ferner eine vierte (108) und fünfte Halbleiterschicht (110) umfasst, wobei die erste monokristalline Halbleiterschicht (102) über der vierten Halbleiterschicht (108) ausgebildet wird und wobei die fünfte Halbleiterschicht (110) über der dritten monokristallinen Halbleiterschicht (106) ausgebildet wird, wobei ein erster Spalt (112) zwischen der vierten Halbleiterschicht (108) undder zweiten monokristallinen Halbleiterschicht (104) und ein zweiter Spalt (112) zwischen der zweiten monokristallinen Halbleiterschicht (104) und der fünften Halbleiterschicht (110) ausgebildet wird, indem zumindest der Abschnitt der ersten (102) und der Abschnitt der dritten monokristallinen Halbleiterschicht (106) geätzt wird,wobei ein Ätzmittel über Kanäle (112) bereitgestellt wird,die sich vertikal zumindest zwischen der ersten (102) und der dritten monokristallinen Halbleiterschicht (106) erstrecken.

公开(公告)号：DE102016119799A1

公开(公告)日：2018-04-19

申请号：DE102016119799

申请日：2016-10-18

Applicant: INFINEON TECHNOLOGIES AG

Inventor： DIBRA DONALD ,  MEISER ANDREAS ,  SCHMIDT SEBASTIAN ,  SEIDER-SCHMIDT MARTINA ,  IRSIGLER PETER ,  HELLMUND OLIVER ,  WIESNER ROBERT ,  SCHULZE HANS-JOACHIM

IPC: H01L21/76 ,  H01L29/78

公开(公告)号：DE102013107761B4

公开(公告)日：2018-03-01

申请号：DE102013107761

申请日：2013-07-19

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEYER THORSTEN ,  MEISER ANDREAS

IPC: H01L23/62 ,  H01L21/336 ,  H01L27/06 ,  H01L29/78 ,  H01L29/861

Abstract: Halbleitervorrichtung, aufweisend: ein Transistorzellgebiet (122a, 122b) in einem Halbleiterkörper (104) eines ersten Leitfähigkeitstyps, einen ersten Trench (102) in dem Transistorzellgebiet (122a, 122b) zwischen Transistorzellen, wobei der erste Trench (102) sich in den Halbleiterkörper (104) von einer ersten Seite (106) erstreckt und eine pn-Übergangdiode (118, 120) aufweist, die elektrisch mit dem Halbleiterkörper (104) an einer Seitenwand (114a, 114b) gekoppelt ist, und eine Durchbruchspannung der pn-Übergangdiode (118, 120) kleiner ist als eine Durchbruchspannung zwischen einem Bodybereich (130) und einer Driftzone der Transistorzellen.

公开(公告)号：DE102016113393A1

公开(公告)日：2018-01-25

申请号：DE102016113393

申请日：2016-07-20

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEISER ANDREAS ,  SCHLÖSSER TILL

IPC: H01L29/78 ,  H01L25/07 ,  H01L29/06 ,  H02M1/00

Abstract: Eine Halbleitervorrichtung (1) in einem Halbleitersubstrat (100) mit einer ersten Hauptoberfläche (110) enthält ein Transistor-Array (10) und ein Abschlussgebiet (20). Das Transistor-Array (10) umfasst ein Sourcegebiet (201), ein Draingebiet (205), ein Bodygebiet (220), eine Driftzone (260) und eine Gateelektrode (210) bei dem Bodygebiet (220). Die Gateelektrode (210) ist dafür eingerichtet, eine Leitfähigkeit eines Kanals im Bodygebiet (220) zu steuern. Das Bodygebiet (220) und die Driftzone (260) sind entlang einer ersten horizontalen Richtung zwischen dem Sourcegebiet (201) und dem Draingebiet (205) angeordnet. Das Transistor-Array (10) umfasst ferner erste Feldplattengräben (252) in der Driftzone (260). Eine Längsachse der ersten Feldplattengräben (252) erstreckt sich in der ersten horizontalen Richtung. Ferner umfasst die Halbleitervorrichtung (1) einen zweiten Feldplattengraben (272), wobei eine Längsachse des zweiten Feldplattengrabens (272) sich in einer zu der ersten Richtung senkrechten, zweiten horizontalen Richtung erstreckt.