公开(公告)号：CN106449672A

公开(公告)日：2017-02-22

申请号：CN201610619651.8

申请日：2016-08-01

Applicant: 精材科技股份有限公司

Inventor： 何彦仕 ,  刘沧宇 ,  林佳升 ,  郑家明

IPC: H01L27/146

Abstract: 一种感测晶片封装体及其制造方法，该封装体包括：第一基板，其上表面形成有包括第一、二导电垫的第一介电层；第二基板，其下表面形成有包括第三导电垫的第二介电层，第二基板通过第二介电层与第一介电层接合；第一贯通孔，贯穿第二基板、第二介电层及部分第一介电层，并裸露第一导电垫的上表面；第二贯通孔，贯穿第二基板及部分第二介电层，并裸露第三导电垫的上表面；绝缘层，位于第二基板的上表面及贯通孔的侧壁，且贯通孔底部的绝缘层具有孔洞，以裸露第一、三导电垫的上表面；重布线层，形成于第一绝缘层上，并沟填于贯通孔内，且经由孔洞分别与第一、三导电垫电性连接；及钝化保护层，形成于第二基板的上表面，并覆盖重布线层和绝缘层。

公开(公告)号：CN105810700A

公开(公告)日：2016-07-27

申请号：CN201610027128.6

申请日：2016-01-15

Applicant: 精材科技股份有限公司

Inventor： 刘沧宇 ,  郑家明

IPC: H01L27/146

CPC classification number: H01L27/14636 ,  H01L27/14618 ,  H01L27/14687 ,  H01L2224/11 ,  H01L27/14601 ,  H01L27/14683

Abstract: 一种晶片封装体及其制作方法，该晶片封装体的制作方法包含下列步骤：接合透光基板于晶圆的第一表面上，使位于透光基板与晶圆之间的间隔元件覆盖晶圆的焊垫；蚀刻晶圆相对第一表面的第二表面，使晶圆同步形成选择性连通的镂空区与沟槽；以及蚀刻焊垫上的第一绝缘层，使焊垫从镂空区裸露。本发明可提升晶片封装体的强度与可靠度，且不易漏电。

公开(公告)号：CN102263117B

公开(公告)日：2016-06-08

申请号：CN201110139233.6

申请日：2011-05-26

Applicant: 精材科技股份有限公司

Inventor： 邱新智 ,  郑家明 ,  许传进 ,  楼百尧

IPC: H01L27/146 ,  H01L31/048

CPC classification number: H01L27/14618 ,  H01L31/048 ,  H01L2224/13 ,  H01L2933/0066 ,  Y02E10/50

Abstract: 本发明提供一种晶片封装体及其形成方法，该晶片封装体包括：一基底，具有一第一表面及一第二表面；一光学元件，设置于该第一表面上；一导电垫，设置于该第一表面上；一第一对准图案，形成于该第一表面上；以及一遮光层，设置于该第二表面上，且具有一第二对准图案，其中该第二对准图案对应于该第一对准图案。本发明可使晶片封装体的制程更为精准，并可提高晶片封装体的良率。

公开(公告)号：CN105118819A

公开(公告)日：2015-12-02

申请号：CN201510390579.1

申请日：2010-08-13

Applicant: 精材科技股份有限公司

Inventor： 蔡佳伦 ,  郑家明 ,  尤龙生

IPC: H01L23/498 ,  H01L23/31

Abstract: 本发明提供一种晶片封装体，其可在实施封装层的切割制程前，先通过晶片保护层或增设的蚀刻阻挡层覆盖在导电垫上，避免导电垫被切割残余物损害及刮伤。本发明还可选择以晶片保护层、晶片保护层上增设的蚀刻阻挡层或与导电垫同一位阶高度的金属蚀刻阻挡层或其组合，来对结构蚀刻区的层间介电层和硅基板进行蚀刻，以形成开口，便于后续半导体结构的制作，同时提高晶片封装体的良率。

公开(公告)号：CN102800656B

公开(公告)日：2015-11-25

申请号：CN201210157448.5

申请日：2012-05-18

Applicant: 精材科技股份有限公司

Inventor： 刘沧宇 ,  林佳升 ,  郑家明 ,  林柏伸

IPC: H01L23/544 ,  H01L21/50

CPC classification number: H01L21/78 ,  H01L21/682 ,  H01L23/3114 ,  H01L23/481 ,  H01L23/525 ,  H01L23/544 ,  H01L2223/54406 ,  H01L2223/54433 ,  H01L2223/5448 ,  H01L2224/02372 ,  H01L2224/02375 ,  H01L2224/0401 ,  H01L2224/05548 ,  H01L2224/06181 ,  H01L2224/13022 ,  H01L2224/13024 ,  H01L2224/131 ,  H01L2924/13091 ,  H01L2924/1461 ,  H01L2924/014 ,  H01L2924/00

Abstract: 本发明提供一种晶片封装体、晶片封装体的形成方法以及封装晶圆，该晶片封装体包括：一基底，该基底切割自一晶圆；一元件区，形成于该基底之中；一导电层，设置于该基底之上，且电性连接该元件区；一绝缘层，设置于该基底与该导电层之间；以及一材料层，形成于该绝缘层之上，其中该材料层具有一识别图案，该识别图案显示该基底在未切割自该晶圆之前于该晶圆中的一位置信息。本发明通过识别图案的设置可定位出每一特定晶片封装体原处于未切割晶圆的位置，有助于找出制程问题，并提高晶片封装体的良率。

公开(公告)号：CN103187379B

公开(公告)日：2015-10-14

申请号：CN201210589731.5

申请日：2012-12-28

Applicant: 精材科技股份有限公司

Inventor： 何彦仕 ,  关欣 ,  尤龙生 ,  刘沧宇 ,  郑家明

IPC: H01L23/488 ,  H01L23/31 ,  H01L21/56 ,  H01L21/60

CPC classification number: H01L21/82 ,  B81B7/007 ,  B81B2207/096 ,  H01L21/6835 ,  H01L21/6836 ,  H01L21/76898 ,  H01L23/14 ,  H01L23/147 ,  H01L24/08 ,  H01L24/24 ,  H01L24/80 ,  H01L24/82 ,  H01L24/92 ,  H01L24/97 ,  H01L2221/68304 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2221/68363 ,  H01L2221/68368 ,  H01L2224/08145 ,  H01L2224/08225 ,  H01L2224/24011 ,  H01L2224/24051 ,  H01L2224/24146 ,  H01L2224/80006 ,  H01L2224/92 ,  H01L2224/97 ,  H01L2924/1461 ,  H01L2224/82 ,  H01L2224/80 ,  H01L21/78

Abstract: 一种半导体堆栈结构及其制法，该半导体堆栈结构的制法通过将一规格的晶圆进行切割以形成多个芯片，再将各该芯片重新排设呈现另一规格的晶圆样式，以通过坝块堆栈于所需的基板上，再于芯片上进行线路重布层的制程，最后，进行切割以形成多个该半导体堆栈结构。

公开(公告)号：CN104112659A

公开(公告)日：2014-10-22

申请号：CN201410158402.4

申请日：2014-04-18

Applicant: 精材科技股份有限公司

Inventor： 张峻维 ,  陈瑰玮 ,  郑家明 ,  林佳升 ,  陈键辉 ,  刘沧宇

IPC: H01L21/302 ,  H01L21/78 ,  H01L23/00

CPC classification number: H01L24/26 ,  H01L21/6835 ,  H01L21/76898 ,  H01L21/78 ,  H01L21/784 ,  H01L23/3192 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/27 ,  H01L24/94 ,  H01L2224/02371 ,  H01L2224/02372 ,  H01L2224/03002 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/04105 ,  H01L2224/05009 ,  H01L2224/05548 ,  H01L2224/05562 ,  H01L2224/05566 ,  H01L2224/05567 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/11002 ,  H01L2224/13022 ,  H01L2224/13024 ,  H01L2224/13025 ,  H01L2224/131 ,  H01L2224/13111 ,  H01L2224/94 ,  H01L2924/14 ,  H01L2924/15788 ,  H01L2924/00 ,  H01L2224/11 ,  H01L2924/014 ,  H01L2224/03

Abstract: 本发明提供一种晶片封装体、晶圆级晶片阵列及其制造方法，该晶圆级晶片阵列包含一半导体晶圆，具有相邻排列的至少二晶片以及一承载层，各该晶片具有一上表面及一下表面，且于该上表面包含至少一电子元件，该承载层覆盖于各该晶片的上表面；以及至少一外延线保护块，配置于该承载层之下且位于该至少二晶片之间，该外延线保护块的厚度小于该晶片的厚度，其中，该外延线保护块内部具有至少一外延线。本发明具有制程简化以及成本低廉的功效。

公开(公告)号：CN103545295A

公开(公告)日：2014-01-29

申请号：CN201310298458.5

申请日：2013-07-16

Applicant: 精材科技股份有限公司

Inventor： 何彦仕 ,  陈世锦 ,  张义民 ,  陈键辉 ,  郑家明 ,  孙唯伦 ,  江承翰

IPC: H01L23/544 ,  H01L21/50 ,  H01L21/78

CPC classification number: H01L23/544 ,  H01L21/78 ,  H01L23/3185 ,  H01L24/05 ,  H01L24/06 ,  H01L24/13 ,  H01L24/14 ,  H01L2223/5442 ,  H01L2223/54426 ,  H01L2223/54453 ,  H01L2223/5446 ,  H01L2224/02371 ,  H01L2224/02377 ,  H01L2224/03462 ,  H01L2224/0401 ,  H01L2224/05548 ,  H01L2224/05554 ,  H01L2224/05567 ,  H01L2224/05569 ,  H01L2224/05624 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05669 ,  H01L2224/06155 ,  H01L2224/0616 ,  H01L2224/13022 ,  H01L2224/13024 ,  H01L2224/131 ,  H01L2224/14155 ,  H01L2224/1416 ,  H01L2224/97 ,  H01L2924/00014 ,  H01L2924/13091 ,  H01L2924/1461 ,  H01L2924/15788 ,  H01L2224/03 ,  H01L2224/11 ,  H01L2924/014 ,  H01L2924/00 ,  H01L2224/05552

Abstract: 本发明提供一种晶片封装体及其形成方法，该晶片封装体包括：一半导体基底，具有一第一表面及相反的一第二表面；一元件区，设置于该半导体基底之中；一介电层，位于该半导体基底的该第一表面上；多个导电垫，位于该介电层中，且电性连接该元件区；至少一对准标记，设置于该半导体基底之中，且自该第二表面朝该第一表面延伸。本发明可提高晶片封装体的可靠度与品质。

公开(公告)号：CN103107153A

公开(公告)日：2013-05-15

申请号：CN201210461277.5

申请日：2012-11-15

Applicant: 精材科技股份有限公司

Inventor： 刘沧宇 ,  郑家明

IPC: H01L23/488 ,  H01L21/60

CPC classification number: H01L23/481 ,  H01L21/76898 ,  H01L23/3114 ,  H01L23/585 ,  H01L24/11 ,  H01L24/13 ,  H01L27/14618 ,  H01L2224/02311 ,  H01L2224/02371 ,  H01L2224/02381 ,  H01L2224/0239 ,  H01L2224/0401 ,  H01L2224/11002 ,  H01L2224/13022 ,  H01L2224/13024 ,  H01L2224/131 ,  H01L2224/93 ,  H01L2924/10158 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/1461 ,  H01L2924/16235 ,  H01L2224/11 ,  H01L2924/014 ,  H01L2924/00

Abstract: 一种晶片封装体及其形成方法，该晶片封装体包括：一基底，具有一第一表面、相反的一第二表面及连接该第一表面及该第二表面的一侧面；一介电层，位于该基底的该第一表面上；多个导电垫，至少包括一第一导电垫及一第二导电垫，位于该介电层中；多个开口，自该基底的该第二表面朝该第一表面延伸，且分别露出对应的所述导电垫，其中所述开口中的一第一开口及所述开口中的与该第一开口相邻的一第二开口分别露出该第一导电垫及该第二导电垫，且朝向该基底的该侧面延伸而超出该第一导电垫及该第二导电垫；以及一第一线路层及一第二线路层，位于该基底的该第二表面上，且延伸进入该第一开口及该第二开口而分别电性接触该第一导电垫及该第二导电垫。

公开(公告)号：CN101887915B

公开(公告)日：2012-07-11

申请号：CN201010154381.0

申请日：2010-04-21

Applicant: 精材科技股份有限公司

Inventor： 彭宝庆 ,  温英男 ,  张恕铭 ,  倪庆羽 ,  谢昀叡 ,  陈伟铭 ,  蔡佳伦 ,  郑家明

IPC: H01L29/78 ,  H01L23/52 ,  H01L23/482

CPC classification number: H01L29/78 ,  H01L23/3114 ,  H01L23/481 ,  H01L23/492 ,  H01L24/13 ,  H01L24/16 ,  H01L29/0646 ,  H01L29/0653 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/41741 ,  H01L29/41766 ,  H01L29/7802 ,  H01L29/7809 ,  H01L2224/05001 ,  H01L2224/05009 ,  H01L2224/05022 ,  H01L2224/05572 ,  H01L2224/16 ,  H01L2924/00014 ,  H01L2924/01021 ,  H01L2924/13091 ,  H01L2224/05599 ,  H01L2224/05099

Abstract: 本发明提供一种功率金属氧化物半导体场效应晶体管封装体，包括：半导体基底，具有第一表面及相反的第二表面，导电型为第一导电型，且半导体基底形成漏极区；掺杂区，自第一表面向下延伸，导电型为第二导电型；源极区，位于掺杂区中，导电型为第一导电型；栅极，形成于第一表面上或埋于该第一表面内，且与半导体基底之间隔有栅极介电层；第一导电结构，位于半导体基底之上，具有第一端点，且与漏极区电性连接；第二导电结构，位于半导体基底之上，具有第二端点，且与源极区电性连接；第三导电结构，位于半导体基底之上，具有第三端点，且与栅极电性连接，其中第一端点、第二端点及第三端点大抵共平面。