-
公开(公告)号:CN107452721A
公开(公告)日:2017-12-08
申请号:CN201611024453.3
申请日:2016-11-18
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L23/66 , H01L21/4853 , H01L21/4857 , H01L21/486 , H01L21/565 , H01L21/568 , H01L21/6835 , H01L21/78 , H01L23/3114 , H01L23/3128 , H01L23/5383 , H01L23/5384 , H01L23/5385 , H01L23/5386 , H01L23/5389 , H01L24/19 , H01L24/20 , H01L25/0652 , H01L25/0655 , H01L25/50 , H01L2221/68372 , H01L2223/6616 , H01L2223/6677 , H01L2223/6683 , H01L2223/6688 , H01L2224/04105 , H01L2224/12105 , H01L2224/16227 , H01L2224/18 , H01L2224/214 , H01L2224/32145 , H01L2224/32225 , H01L2224/73204 , H01L2224/73253 , H01L2224/73267 , H01L2224/81005 , H01L2224/92244 , H01L2225/06524 , H01L2225/06548 , H01L2225/06555 , H01L2225/06558 , H01L2225/06572 , H01L2225/06586 , H01Q1/2283 , H01Q21/0087 , H01Q1/38 , H01Q1/50 , H01Q21/00
Abstract: 一种封装结构包括第一管芯、第二管芯、第三管芯、封装模塑体、第一布线层、天线及导电部件。第一管芯、第二管芯及第三管芯包覆在封装模塑体内。第一布线层配置在封装模塑体上并电性连接至第一管芯、第二管芯及第三管芯。天线配置在封装模塑体上并电性连接至第一管芯、第二管芯及第三管芯,其中第一管芯与天线之间的电性连接路径的距离小于或等于第二管芯与天线之间的电性连接路径的距离以及第三管芯与天线之间的电性连接路径的距离。导电部件连接第一布线层,其中第一布线层位于导电部件与封装模塑体之间。
-
公开(公告)号:CN107424938A
公开(公告)日:2017-12-01
申请号:CN201710261068.9
申请日:2017-04-20
Applicant: 力成科技股份有限公司
CPC classification number: H01L25/0657 , H01L21/561 , H01L21/568 , H01L21/78 , H01L23/3135 , H01L23/49816 , H01L23/5384 , H01L24/16 , H01L24/32 , H01L24/48 , H01L24/49 , H01L24/73 , H01L24/82 , H01L24/97 , H01L25/16 , H01L25/18 , H01L25/50 , H01L2224/0237 , H01L2224/02373 , H01L2224/16227 , H01L2224/32145 , H01L2224/32225 , H01L2224/48091 , H01L2224/48145 , H01L2224/48147 , H01L2224/48227 , H01L2224/49109 , H01L2224/73265 , H01L2224/97 , H01L2225/06506 , H01L2225/0651 , H01L2225/06517 , H01L2225/06548 , H01L2225/06558 , H01L2225/06562 , H01L2225/06572 , H01L2225/06586 , H01L2924/15311 , H01L2924/1815 , H01L2924/18161 , H01L2924/19041 , H01L2924/19042 , H01L2924/19043 , H01L2924/19105 , H01L2924/00012 , H01L2924/00014 , H01L2224/81 , H01L2224/83 , H01L2224/85 , H01L2924/00 , H01L23/3107 , H01L23/52
Abstract: 本发明提供一种封装结构及其制造方法。封装结构包括重布线路层、至少一第一晶粒、多个导电端子、第一密封体、多个焊球、多个第二晶粒以及第二密封体。重布线路层具有第一表面以及相对于第一表面的第二表面。第一晶粒以及导电端子与重布线路层电性连接且位于重布线路层的第一表面上。第一密封体密封第一晶粒以及导电端子且暴露出导电端子的至少一部分。焊球与导电端子电性连接且位于被第一密封体暴露出的导电端子上。第二晶粒与重布线路层电性连接且位于重布线路层的第二表面上。第二密封体密封第二晶粒。
-
公开(公告)号:CN107068645A
公开(公告)日:2017-08-18
申请号:CN201610917114.1
申请日:2016-10-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/498 , H01L23/31 , H01L21/56
CPC classification number: H01L25/0657 , H01L21/568 , H01L21/6835 , H01L23/3128 , H01L24/19 , H01L25/105 , H01L25/16 , H01L25/50 , H01L2221/68359 , H01L2221/68372 , H01L2221/68381 , H01L2224/04105 , H01L2224/12105 , H01L2224/16225 , H01L2224/32145 , H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2224/73204 , H01L2224/73267 , H01L2224/92244 , H01L2224/97 , H01L2225/0651 , H01L2225/06548 , H01L2225/06555 , H01L2225/06586 , H01L2225/06596 , H01L2225/1035 , H01L2225/1058 , H01L2225/1088 , H01L2924/15159 , H01L2924/181 , H01L2924/00012 , H01L2924/00014 , H01L2924/00 , H01L23/49816 , H01L21/561 , H01L23/49838
Abstract: 提供了一种使用表面器件的半导体器件和方法。在实施例中,熔丝包括凸块下金属,该凸块下金属具有分离并且电隔离的两部分。通过诸如焊球的外部连接件来桥接这两部分以电连接表面器件。在测试之后,当确定表面器件有缺陷时,可以通过从这两个分离部分去除外部连接件来使熔丝断开,以电隔离表面器件。在另一实施例中,表面器件在集成多输出封装件内位于封装件下方或者是多输出封装件的一部分。
-
公开(公告)号:CN107026144A
公开(公告)日:2017-08-08
申请号:CN201611202281.4
申请日:2016-12-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/525 , H01L23/552 , H01L23/58
CPC classification number: H01L25/0657 , H01L21/561 , H01L21/78 , H01L23/552 , H01L24/19 , H01L24/20 , H01L25/105 , H01L25/50 , H01L2224/04105 , H01L2224/12105 , H01L2224/16225 , H01L2224/32145 , H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2224/73265 , H01L2224/73267 , H01L2224/92244 , H01L2225/0651 , H01L2225/0652 , H01L2225/06537 , H01L2225/06548 , H01L2225/06568 , H01L2225/06582 , H01L2225/06593 , H01L2225/1035 , H01L2225/1041 , H01L2225/1058 , H01L2924/14 , H01L2924/1815 , H01L2924/3025 , H01L2924/00014 , H01L2924/00012 , H01L23/525 , H01L23/58
Abstract: 本发明的实施例提供了一种半导体器件,包括半导体管芯、绝缘层、导电部件和屏蔽罩。绝缘层围绕半导体管芯,且绝缘层具有彼此相对的第一表面和第二表面。导电部件从第一表面延伸以接近绝缘层的第二表面,且导电部件具有由绝缘层的第一表面暴露的第一端。屏蔽罩覆盖绝缘层的第一表面且通过导电部件的由绝缘层的第一表面暴露的第一端接地。本发明的实施例还提供了半导体器件的制造方法和三维半导体封装件。
-
公开(公告)号:CN107017168A
公开(公告)日:2017-08-04
申请号:CN201610952366.8
申请日:2016-10-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/48
CPC classification number: H01L24/03 , H01L21/31 , H01L21/31111 , H01L21/31144 , H01L21/32051 , H01L23/5226 , H01L23/528 , H01L24/09 , H01L25/0657 , H01L25/105 , H01L2224/03502 , H01L2224/0362 , H01L2224/04105 , H01L2224/0603 , H01L2224/0812 , H01L2224/0903 , H01L2224/12105 , H01L2224/32145 , H01L2224/32225 , H01L2224/73265 , H01L2224/73267 , H01L2225/00 , H01L2225/0651 , H01L2225/06548 , H01L2225/06568 , H01L2225/1035 , H01L2225/1041 , H01L2225/1058 , H01L2924/15311 , H01L2924/18162 , H01L2224/48227 , H01L2924/00012 , H01L21/4853
Abstract: 本发明实施例公开了形成连接件和封装的半导体器件的方法。在一些实施例中,通过在互连结构上方形成第一光刻胶层,并且将第一光刻胶层图案化为具有用于连接件的第一部分的图案,形成连接件。穿过图案化的第一光刻胶层镀第一金属层以形成连接件的第一部分,第一部分具有第一宽度。第二光刻胶层形成在互连结构和连接件的第一部分上方。将第二光刻胶层图案化为具有用于连接件的第二部分的图案。通过图案化的第二光刻胶层镀第二金属层以形成在连接件的第一部分上方的连接件的第二部分。连接件的第二部分具有第二宽度,第二宽度小于第一宽度。
-
公开(公告)号:CN106971981A
公开(公告)日:2017-07-21
申请号:CN201611074783.3
申请日:2016-11-29
Applicant: 联发科技股份有限公司
CPC classification number: H01L23/3128 , H01L21/304 , H01L21/56 , H01L21/78 , H01L23/3135 , H01L23/49822 , H01L23/49827 , H01L23/49838 , H01L23/562 , H01L24/13 , H01L24/16 , H01L24/48 , H01L24/94 , H01L25/0657 , H01L2224/131 , H01L2224/16227 , H01L2224/16235 , H01L2224/48229 , H01L2224/73153 , H01L2224/94 , H01L2225/06517 , H01L2225/06548 , H01L2225/1023 , H01L2225/1058 , H01L2924/00014 , H01L2924/1436 , H01L2924/15311 , H01L2924/15321 , H01L2924/1533 , H01L2924/15331 , H01L2924/1815 , H01L2924/19041 , H01L2924/19042 , H01L2924/19043 , H01L2924/19105 , H01L2924/3512 , H01L2224/11 , H01L2924/014 , H01L2224/27 , H01L2224/45099 , H01L23/3171
Abstract: 本发明实施例提供了一种半导体封装、半导体装置及制造半导体封装的方法。其中该半导体封装包括:基底;第一电子元件,设置在该基底上;膜层,设置在该第一电子元件的上表面上;以及封装体,封装该第一电子元件与该膜层。本发明实施例,通过将膜层设置在第一电子元件的上表面与封装体之间,从而提高半导体封装的整体强度。
-
公开(公告)号:CN104364902B
公开(公告)日:2017-07-07
申请号:CN201380026487.4
申请日:2013-05-09
Applicant: NEPES 株式会社
IPC: H01L23/48 , H01L23/538
CPC classification number: H01L25/105 , H01L21/56 , H01L21/568 , H01L23/3107 , H01L23/49827 , H01L23/5389 , H01L24/08 , H01L24/19 , H01L24/24 , H01L24/32 , H01L24/82 , H01L24/83 , H01L24/89 , H01L25/0655 , H01L2224/0401 , H01L2224/04105 , H01L2224/08111 , H01L2224/08235 , H01L2224/12105 , H01L2224/24101 , H01L2224/24155 , H01L2224/32235 , H01L2225/06548 , H01L2225/06572 , H01L2225/1035 , H01L2225/1041 , H01L2225/1058 , H01L2225/107 , H01L2924/12042 , H01L2924/171 , H01L2924/181 , H01L2924/18162 , H01L2924/00
Abstract: 本发明提供一种包括精密且工艺缺陷低的贯通布线的半导体封装的制造方法。本发明的一个实施例的半导体封装包括:绝缘基板,其包括第一贯通部和第二贯通部;贯通布线,填充所述第一贯通部,被设置成穿过所述绝缘基板;半导体芯片,位于所述第二贯通部内,与所述贯通布线电连接;模制件,对所述半导体芯片和所述绝缘基板进行模塑;以及再布线图案层,位于所述绝缘基板的下侧,电连接所述贯通布线和所述半导体芯片。
-
公开(公告)号:CN104137256B
公开(公告)日:2017-04-26
申请号:CN201280070696.4
申请日:2012-12-26
Applicant: 英维萨斯公司
Inventor: W·佐赫尼
IPC: H01L23/433 , H01L25/065
CPC classification number: H01L25/0652 , H01L23/3107 , H01L23/3672 , H01L23/433 , H01L24/73 , H01L25/0657 , H01L2224/0401 , H01L2224/06135 , H01L2224/06136 , H01L2224/16225 , H01L2224/32145 , H01L2224/32225 , H01L2224/32245 , H01L2224/48227 , H01L2224/4824 , H01L2224/73215 , H01L2224/73253 , H01L2224/73265 , H01L2225/0651 , H01L2225/06548 , H01L2225/06589 , H01L2924/15311 , H01L2924/00012 , H01L2924/00
Abstract: 微电子封装(100)包括基板(102)、第一微电子元件(136)、第二微电子元件(153)、以及热分散器(103)。基板(102)在其上具有端子(110),所述端子被配置成与封装外部的部件电连接。第一微电子元件(136)与基板(102)相邻,第二微电子元件(153)至少部分地覆在第一微电子元件(136)上。热分散器(103)是片状的,将第一微电子元件(136)和第二微电子元件(153)分离,并且包括孔隙(116)。连接件(148)穿过所述孔隙(116)延伸,并将第二微电子元件(153)与基板(102)电耦合。
-
公开(公告)号:CN106575620A
公开(公告)日:2017-04-19
申请号:CN201480078916.7
申请日:2014-06-16
Applicant: 英特尔公司
IPC: H01L21/336 , H01L29/78
CPC classification number: H01L25/0652 , H01L21/568 , H01L21/6835 , H01L21/8221 , H01L23/427 , H01L23/49827 , H01L23/5389 , H01L24/19 , H01L24/20 , H01L25/0655 , H01L25/0657 , H01L25/18 , H01L25/50 , H01L27/0688 , H01L27/0922 , H01L2221/68359 , H01L2221/68372 , H01L2223/6677 , H01L2224/04105 , H01L2224/12105 , H01L2224/16227 , H01L2224/24137 , H01L2224/24195 , H01L2224/73267 , H01L2224/9222 , H01L2225/06524 , H01L2225/06527 , H01L2225/06548 , H01L2924/13091 , H01L2924/15311 , H01L2924/18162 , H01L2924/19105 , H01L2924/00
Abstract: 一种方法包括:在衬底上形成多个第一器件和多个第一互连件;将包括多个第二器件的第二器件层耦合到多个第一互连件中的一些第一互连件;以及在第二器件层上形成多个第二互连件。一种装置包括:第一器件层,其包括设置在多个第一互连件和多个第二互连件之间的多个第一电路器件;以及第二器件层,其包括与多个第一互连件和多个第二互连件的其中之一并置并耦合的多个第二器件;其中,多个第一器件和多个第二器件中的一个包括具有比多个第一器件和多个第二器件中的另一个更高的电压范围的器件。
-
公开(公告)号:CN106571350A
公开(公告)日:2017-04-19
申请号:CN201610849528.5
申请日:2016-09-23
Applicant: 三星电子株式会社
Inventor: 金吉洙
IPC: H01L23/467 , H01L25/18
CPC classification number: H01L25/0652 , H01L25/18 , H01L2224/16227 , H01L2225/06513 , H01L2225/06548 , H01L2225/06555 , H01L2225/06582 , H01L2225/06589 , H01L2924/15311 , H01L23/467
Abstract: 公开了一种数据存储装置和包括该数据存储装置的电子装置。数据存储装置可以包括封装基底和设置在封装基底的顶表面上方的上半导体芯片。至少一个下凸块设置在封装基底的底表面上。下半导体芯片设置在封装基底的底表面上并且与至少一个下凸块分隔开。下半导体芯片比至少一个下凸块薄。
-
-
-
-
-
-
-
-
-