公开(公告)号：EP2168163A4

公开(公告)日：2012-08-01

申请号：EP08771894

申请日：2008-06-25

Applicant: IBM

Inventor： ESHUN EBENEZER E ,  JOHNSON JEFFREY B ,  PHELPS RICHARD A ,  RASSEL ROBERT M ,  ZIERAK MICHAEL L

IPC: H01L29/808 ,  H01L21/337 ,  H01L29/36

CPC classification number: H01L29/808 ,  H01L27/0617 ,  H01L27/098 ,  H01L29/36 ,  H01L29/66901

公开(公告)号：WO2012177375A3

公开(公告)日：2014-05-01

申请号：PCT/US2012040372

申请日：2012-06-01

Applicant: IBM ,  CAMILLO-CASTILLO RENATA ,  DAHLSTROM ERIK M ,  GAUTHIER ROBERT J ,  GEBRESELASIE EPHREM G ,  PHELPS RICHARD A ,  SHI YUN ,  STRICKER ANDREAS

Inventor： CAMILLO-CASTILLO RENATA ,  DAHLSTROM ERIK M ,  GAUTHIER ROBERT J ,  GEBRESELASIE EPHREM G ,  PHELPS RICHARD A ,  SHI YUN ,  STRICKER ANDREAS

IPC: H01L29/02

CPC classification number: H01L29/7315 ,  G06F17/5063 ,  H01L27/0262 ,  H01L29/66393 ,  H01L29/7436

Abstract: Device structures, fabrication methods, operating methods, and design structures for a silicon controlled rectifier. The method includes applying a mechanical stress to a region of a silicon controlled rectifier (SCR) at a level sufficient to modulate a trigger current of the SCR. The device and design structures include an SCR (62) with an anode (63), a cathode (65), a first region (14), and a second region (16) of opposite conductivity type to the first region. The first and second regions of the SCR are disposed in a current-carrying path between the anode and cathode of the SCR. A layer (26) is positioned on a top surface of a semiconductor substrate (30) relative to the first region and configured to cause a mechanical stress in the first region of the SCR at a level sufficient to modulate a trigger current of the SCR.

Abstract translation: 可控硅整流器的器件结构，制造方法，操作方法和设计结构。 该方法包括以足以调节SCR的触发电流的水平对可控硅整流器（SCR）的区域施加机械应力。 装置和设计结构包括具有阳极（63），阴极（65），第一区域（14）和与第一区域相反的导电类型的第二区域（16）的SCR（62）。 SCR的第一和第二区域设置在SCR的阳极和阴极之间的通电路径中。 层（26）相对于第一区域被定位在半导体衬底（30）的顶表面上，并且被配置为使得在SCR的第一区域中的机械应力处于足以调制SCR的触发电流的水平。

公开(公告)号：WO2014077936A3

公开(公告)日：2014-07-24

申请号：PCT/US2013057962

申请日：2013-09-04

Applicant: IBM

Inventor： BOTULA ALAN B ,  JAFFE MARK D ,  JOSEPH ALVIN J ,  PHELPS RICHARD A ,  SLINKMAN JAMES ,  WOLF RANDY L

IPC: H01L27/12 ,  H01L21/762

CPC classification number: H01L29/0603 ,  H01L21/26513 ,  H01L21/7624 ,  H01L21/84 ,  H01L22/14 ,  H01L22/20 ,  H01L27/1203 ,  H01L29/16 ,  H01L2924/0002 ,  H01L2924/00

Abstract: A silicon device 100 includes an active silicon layer 106, a buried oxide (BOX) layer 104 beneath the active silicon layer 106 and a high-resistivity silicon layer 102 beneath the BOX layer. The device also includes a harmonic suppression layer 110 at a boundary of the BOX layer 104 and the high-resistivity silicon layer 102.

Abstract translation: 硅器件100包括有源硅层106，有源硅层106下方的掩埋氧化物（BOX）层104和BOX层下面的高电阻率硅层102。 该装置还包括在BOX层104和高电阻率硅层102的边界处的谐波抑制层110。

公开(公告)号：WO2011066035A3

公开(公告)日：2011-07-28

申请号：PCT/US2010050805

申请日：2010-09-30

Applicant: IBM ,  BOTULA ALAN B ,  ELLIS-MONAGHAN JOHN J ,  JOSEPH ALVIN J ,  LEVY MAX G ,  PHELPS RICHARD A ,  SLINKMAN JAMES A

Inventor： BOTULA ALAN B ,  ELLIS-MONAGHAN JOHN J ,  JOSEPH ALVIN J ,  LEVY MAX G ,  PHELPS RICHARD A ,  SLINKMAN JAMES A

IPC: H01L27/12

CPC classification number: H01L29/78603 ,  H01L21/84 ,  H01L27/1203

Abstract: Disclosed is semiconductor structure (100) with an insulator layer (120) on a semiconductor substrate (110) and a device layer (130) is on the insulator layer. The substrate (110) is doped with a relatively low dose of a dopant (111) having a given conductivity type such that it has a relatively high resistivity. Additionally, a portion (102) of the semiconductor substrate immediately adjacent to the insulator layer can be doped with a slightly higher dose of the same dopant (111), a different dopant (112) having the same conductivity type or a combination thereof (111 and 112). Optionally, micro-cavities (122, 123) are created within this same portion (102) so as to balance out any increase in conductivity with a corresponding increase in resistivity. Increasing the dopant concentration at the semiconductor substrate-insulator layer interface raises the threshold voltage (Vt) of any resulting parasitic capacitors and, thereby reduces harmonic behavior. Also disclosed herein are embodiments of a method and a design structure for such a semiconductor structure.

Abstract translation: 公开了在半导体衬底（110）上具有绝缘体层（120）并且器件层（130）位于绝缘体层上的半导体结构（100）。 衬底（110）掺杂有相对低剂量的具有给定导电类型的掺杂剂（111），使得其具有相对高的电阻率。 此外，紧邻绝缘体层的半导体衬底的一部分（102）可以用稍高剂量的相同掺杂剂（111），具有相同导电类型的不同掺杂剂（112）或其组合（111 和112）。 可选地，在该相同部分（102）内形成微腔（122,123），以平衡电导率的任何增加以及电阻率的相应增加。 增加半导体衬底 - 绝缘体层界面处的掺杂剂浓度提高了任何得到的寄生电容器的阈值电压（Vt），从而降低了谐波行为。 在此还公开了用于这种半导体结构的方法和设计结构的实施例。

公开(公告)号：DE112012001822T5

公开(公告)日：2014-01-30

申请号：DE112012001822

申请日：2012-06-01

Applicant: IBM

Inventor： CAMILLO-CASTILLO RENATA ,  DAHLSTROM ERIK M ,  GEBRESELASLE EPHREM G ,  STRICKER ANDREAS ,  PHELPS RICHARD A ,  SHI YUN ,  GAUTHIER ROBERT J

IPC: H03K17/72 ,  G06F17/50 ,  H01L21/311 ,  H01L29/74

Abstract: Einheitenstrukturen, Fertigungsverfahren, Betriebsverfahren und Konstruktionsstrukturen für einen siliciumgesteuerten Gleichrichter. Das Verfahren beinhaltet ein Ausüben einer mechanischen Verspannung auf einen Bereich eines siliciumgesteuerten Gleichrichters (SCR) in einem Ausmaß, das zum Modulieren eines Auslösestroms des SCR ausreicht. Die Einheiten- und Konstruktionsstrukturen beinhalten einen SCR (62) mit einer Anode (63), einer Kathode (65), einem ersten Bereich (14) und einem zweiten Bereich (16) mit einem entgegengesetzten Leitfähigkeitstyp gegenüber dem ersten Bereich. Der erste und der zweite Bereich des SCR sind in einem stromführenden Pfad zwischen der Anode und der Kathode des SCR angeordnet. Eine Schicht (26) ist auf einer oberen Fläche eines Halbleitersubstrats (30) relativ zu dem ersten Bereich positioniert und so eingerichtet, dass sie eine mechanische Verspannung in dem ersten Bereich des SCR in einem Ausmaß verursacht, das zum Modulieren eines Auslösestroms des SCR ausreicht.

公开(公告)号：DE112010004612B4

公开(公告)日：2014-02-13

申请号：DE112010004612

申请日：2010-09-30

Applicant: IBM

Inventor： ELLIS-MONAGHAN JOHN J ,  LEVY MAX G ,  PHELPS RICHARD A ,  BOTULA ALAN B ,  JOSEPH ALVIN J ,  SLINKMAN JAMES A

IPC: H01L27/12 ,  G06F17/50 ,  H01L21/265 ,  H01L21/84

Abstract: Halbleiterstruktur (100), aufweisend: ein Halbleitersubstrat (110) eines bestimmten Leitungstyps mit einer ersten Fläche (114) und einer zweiten Fläche (115) oberhalb der ersten Fläche (114), wobei das Halbleitersubstrat (110) Folgendes aufweist: einen der ersten Fläche (114) benachbarten ersten Teil (101), der einen Dotanden (111) des bestimmten Leitungstyps in einer ersten Konzentration aufweist; und einen zweiten Teil (102), der sich von dem ersten Teil (101) bis zu der zweiten Fläche (115) erstreckt und Folgendes aufweist: eine Vielzahl Mikrokavitäten (122); und in einer zweiten Konzentration, die größer als die erste Konzentration ist, irgendeines des Folgenden: einen gleichen Dotanden (111) wie in dem ersten Teil (101), einen von dem ersten Teil (101) verschiedenen Dotanden (112), wobei der verschiedene Dotand (112) den bestimmten Leitungstyp aufweist, und eine Kombination des gleichen Dotanden (111) und des verschiedenen Dotanden (112); und eine der zweiten Fläche (115) benachbarte Isolatorschicht (120).

公开(公告)号：GB2505853B

公开(公告)日：2015-11-25

申请号：GB201400368

申请日：2012-06-01

Applicant: IBM

Inventor： CAMILLO-CASTILLO RENATA ,  DAHLSTROM ERIK M ,  GAUTHIER ROBERT J JR ,  GEBRESELASIE EPHREM G ,  PHELPS RICHARD A ,  SHI YUN ,  STRICKER ANDREAS D

IPC: H01L29/66 ,  H01L27/02

公开(公告)号：GB2487860B

公开(公告)日：2014-08-27

申请号：GB201206521

申请日：2010-09-30

Applicant: IBM

Inventor： BOTULA ALAN B ,  ELLIS-MONAGHAN JOHN ,  JOSEPH ALVIN ,  LEVY MAX G ,  PHELPS RICHARD A ,  SLINKMAN JAMES A

IPC: H01L27/12

Abstract: Disclosed is semiconductor structure with an insulator layer on a semiconductor substrate and a device layer is on the insulator layer. The substrate is doped with a relatively low dose of a dopant having a given conductivity type such that it has a relatively high resistivity. Additionally, a portion of the semiconductor substrate immediately adjacent to the insulator layer can be doped with a slightly higher dose of the same dopant, a different dopant having the same conductivity type or a combination thereof. Optionally, micro-cavities are created within this same portion so as to balance out any increase in conductivity with a corresponding increase in resistivity. Increasing the dopant concentration at the semiconductor substrate-insulator layer interface raises the threshold voltage (Vt) of any resulting parasitic capacitors and, thereby reduces harmonic behavior. Also disclosed herein are embodiments of a method and a design structure for such a semiconductor structure.

公开(公告)号：GB2505853A

公开(公告)日：2014-03-12

申请号：GB201400368

申请日：2012-06-01

Applicant: IBM

Inventor： CAMILLO-CASTILLO RENATA ,  DAHLSTROM ERIK M ,  GAUTHIER JR ROBERT J ,  GEBRESELASIE EPHREM G ,  PHELPS RICHARD A ,  SHI YUN ,  STRICKER ANDREAS D

IPC: H01L29/66 ,  H01L27/02

Abstract: Device structures, fabrication methods, operating methods, and design structures for a silicon controlled rectifier. The method includes applying a mechanical stress to a region of a silicon controlled rectifier (SCR) at a level sufficient to modulate a trigger current of the SCR. The device and design structures include an SCR (62) with an anode (63), a cathode (65), a first region (14), and a second region (16) of opposite conductivity type to the first region. The first and second regions of the SCR are disposed in a current-carrying path between the anode and cathode of the SCR. A layer (26) is positioned on a top surface of a semiconductor substrate (30) relative to the first region and configured to cause a mechanical stress in the first region of the SCR at a level sufficient to modulate a trigger current of the SCR.

公开(公告)号：DE112010004612T5

公开(公告)日：2013-01-24

申请号：DE112010004612

申请日：2010-09-30

Applicant: IBM

Inventor： ELLIS-MONAGHAN JOHN J ,  LEVY MAX G ,  PHELPS RICHARD A ,  BOTULA ALAN B ,  JOSEPH ALVIN J ,  SLINKMAN JAMES A

IPC: H01L27/12

Abstract: Es wird eine Halbleiterstruktur (100) mit einer Isolatorschicht (120) auf einem Halbleitersubstrat (110) und einer Nutzschicht (130) auf der Isolatorschicht beschrieben. Das Substrat (110) ist mit einer relativ geringen Dosis eines Dotanden (111) eines bestimmten Leitungstyps dotiert, sodass es einen relativ hohen spezifischen Widerstand aufweist. Außerdem kann ein der Isolatorschicht unmittelbar benachbarter Teil (102) des Halbleitersubstrats mit einer geringfügig höheren Dosis desselben Dotanden (111), eines verschiedenen Dotanden (112) desselben Leitungstyps oder deren Kombination (111 und 112) dotiert werden. Wahlweise werden innerhalb desselben Teils (102) Mikrokavitäten (122, 123) erzeugt, um eine Erhöhung der Leitfähigkeit durch eine entsprechende Erhöhung des spezifischen Widerstands zu kompensieren. Durch die Erhöhung der Dotandenkonzentration an der Grenzfläche Halbleitersubstrat/Isolatorschicht steigt die Schwellenspannung (Vt) von entstehenden parasitären Kapazitäten an, wodurch das Oberschwingungsverhalten verringert wird. Ferner werden hierin auch Ausführungsformen eines Verfahrens und einer Entwurfsstruktur für eine solche Halbleiterstruktur beschrieben.