公开(公告)号：WO2012000974A1

公开(公告)日：2012-01-05

申请号：PCT/EP2011/060785

申请日：2011-06-28

Applicant: FCI ,  DE GEEST, Jan ,  SERCU, Stefaan Hendrik Jozef

Inventor： DE GEEST, Jan ,  SERCU, Stefaan Hendrik Jozef

IPC: H05K1/02 ,  H01R13/646

CPC classification number: H05K1/0251 ,  H05K1/024 ,  H05K1/0245 ,  H05K1/115 ,  H05K3/429 ,  H05K2201/0187 ,  H05K2201/09063 ,  H05K2201/09618 ,  H05K2201/09636 ,  H05K2201/09718 ,  H05K2201/10189

Abstract: A circuit board (1) is provided comprising a plurality of insulating layers, at least one ground layer and at least one layer comprising signal traces. The circuit board comprises at least a first conductive via (17) and a second conductive via (17). The first conductive via and the second conductive via penetrate through at least a first insulating layer of the plurality of insulating layers and are connected to a signal trace. The first conductive via and the second conductive via are arranged adjacent each other. At least in the first insulating layer the first conductive via and the second conductive via are separated in a first direction of separation (R) by a first adjustment portion comprising a dielectric material property different from the first insulating layer.

Abstract translation: 提供电路板（1），其包括多个绝缘层，至少一个接地层和至少一个包含信号迹线的层。 电路板包括至少第一导电通孔（17）和第二导电通孔（17）。 第一导电通孔和第二导电通孔穿透多个绝缘层中的至少第一绝缘层并且连接到信号迹线。 第一导电通孔和第二导电通孔彼此相邻布置。 至少在第一绝缘层中，通过包括不同于第一绝缘层的介电材料性质的第一调节部分，第一导电通孔和第二导电通孔在第一分离方向（R）分离。

公开(公告)号：WO2009119562A1

公开(公告)日：2009-10-01

申请号：PCT/JP2009/055789

申请日：2009-03-24

Applicant: 日本電気株式会社 ,  吉永 孝司 ,  片岡 堅治 ,  大月 道仁

Inventor： 吉永 孝司 ,  片岡 堅治 ,  大月 道仁

IPC: H05K3/46 ,  H05K1/02

CPC classification number: H05K1/0216 ,  H05K1/0222 ,  H05K1/0237 ,  H05K1/181 ,  H05K3/429 ,  H05K2201/09236 ,  H05K2201/09309 ,  H05K2201/09336 ,  H05K2201/09609 ,  H05K2201/09618 ,  H05K2201/09636 ,  H05K2201/09718 ,  H05K2201/10545 ,  H05K2201/10689

Abstract: 　多層プリント配線基板は、電子部品間で電気信号を送受する信号配線と、回路のグラウンドに接続されるグラウンド配線と、電源層に接続されて電子部品に電力を供給する電源配線と、内層に設けられる１層以上のグラウンド層と、グラウンド層を貫通する１以上のクリアランスと、グラウンド配線とグラウンド層とを接続するグラウンドバイアとを備え、信号配線及びグラウンド配線、もしくは信号配線及び電源配線の各配線が対とされて設けられおり、グラウンド層に設けられるクリアランスには、層間で接続するための配線バイアが対とされて同一のクリアランスに挿通され、対をなす配線バイアの一方が、グラウンド配線を介してグラウンド層に接続されている。

Abstract translation: 多层印刷电路板包括用于在电子部件之间发送/接收电信号的信号线路，与电路的接地连接的接地线路，与电源层连接的电源线路和向电子部件供电，一个或多个接地 设置在内层上的层，穿过接地层的一个或多个间隙，以及连接接地布线和接地层的接地通孔，其中信号布线和接地布线，信号布线和电源布线成对配置， 用于互连层的布线通孔成对插入穿过设置在接地层中的相同间隙，并且一对布线通孔中的一个通过接地布线与接地层连接。

公开(公告)号：WO2005117508A2

公开(公告)日：2005-12-08

申请号：PCT/US2005017150

申请日：2005-05-16

Applicant: VASOYA KALU K

Inventor： VASOYA KALU K

IPC: H05K1/11 ,  H05K1/16 ,  H05K3/00 ,  H05K3/42 ,  H05K3/44 ,  H05K3/46

CPC classification number: H05K3/4641 ,  H05K1/115 ,  H05K3/0005 ,  H05K3/0047 ,  H05K3/429 ,  H05K3/445 ,  H05K3/4638 ,  H05K2201/0281 ,  H05K2201/0323 ,  H05K2201/068 ,  H05K2201/09236 ,  H05K2201/09636 ,  H05K2201/09663 ,  H05K2201/0969 ,  H05K2201/09718 ,  Y10T29/49156 ,  Y10T29/49165

Abstract: Printed wiring boards and methods of manufacturing printed wiring boards are disclosed. In one aspect of the invention, the printed wiring boards include electrically conductive constraining cores having at least one resin filled channel. The resin filled channels perform a variety of functions that can be associated with electrical isolation and increased manufacturing yields.

Abstract translation: 公开了印刷电路板和制造印刷电路板的方法。 在本发明的一个方面，印刷电路板包括具有至少一个树脂填充通道的导电约束芯。 填充树脂的通道执行各种功能，可以与电气隔离和增加的制造产量相关联。

公开(公告)号：WO03073808A8

公开(公告)日：2005-04-07

申请号：PCT/US0227987

申请日：2002-09-03

Applicant: FORCE10 NETWORKS INC

Inventor： GOERGEN JOEL R

IPC: H05K1/02 ,  H05K1/11 ,  H05K1/16 ,  H05K3/42 ,  H05K3/46 ,  H05K7/14

CPC classification number: H05K1/0245 ,  H05K1/0248 ,  H05K1/116 ,  H05K1/162 ,  H05K3/429 ,  H05K3/4641 ,  H05K7/1459 ,  H05K2201/09236 ,  H05K2201/09263 ,  H05K2201/09454 ,  H05K2201/09636 ,  H05K2201/09718

Abstract: A high-speed router backplane, and method for its fabrication, are disclosed. The backplane uses differential signaling trace pairs on multiple high-speed signaling layers, the high-speed signaling layers separated by ground planes. Plated signaling thru-holes connect the trace pairs to the board surface for connection to external components. The signaling thru-holes pass through clearances in each ground plane. At selected ground planes, a conductive pad is patterned within each high-speed signaling thru-hole clearance, the pad slightly larger than the thru-hole diameter. The pads affect the impedance characteristics of the thru-holes, thus providing a better impedance match to the differential trace pairs, reducing signal reflections, and improving the ability to signal across the backplane at high speeds.

Abstract translation: 公开了一种高速路由器背板及其制造方法。 背板在多个高速信号层上使用差分信令跟踪对，高速信号层由接地层分开。 电镀信号通孔将走线对连接到电路板表面，以连接到外部组件。 信号通孔穿过每个接地平面内的间隙。 在选定的接地平面，每个高速信号通孔间隙内的导电焊盘都被图案化，焊盘略大于通孔直径。 这些焊盘影响通孔的阻抗特性，从而为差分走线对提供更好的阻抗匹配，减少信号反射，并提高高速信号跨背板的能力。

公开(公告)号：WO01076330A1

公开(公告)日：2001-10-11

申请号：PCT/CH2001/000193

申请日：2001-03-29

IPC: H01L23/498 ,  H05K1/02 ,  H05K1/11 ,  H05K1/14 ,  H05K1/16 ,  H05K1/18 ,  H05K3/00 ,  H05K3/04 ,  H05K3/34 ,  H05K3/36 ,  H05K3/40 ,  H05K3/46 ,  H01L23/538

CPC classification number: H01L23/49827 ,  H01L2924/0002 ,  H01L2924/3011 ,  H05K1/0263 ,  H05K1/0268 ,  H05K1/0272 ,  H05K1/0274 ,  H05K1/113 ,  H05K1/115 ,  H05K1/141 ,  H05K1/144 ,  H05K1/162 ,  H05K1/185 ,  H05K3/005 ,  H05K3/0055 ,  H05K3/0061 ,  H05K3/041 ,  H05K3/046 ,  H05K3/3436 ,  H05K3/368 ,  H05K3/4084 ,  H05K3/4602 ,  H05K3/4614 ,  H05K3/4641 ,  H05K3/4644 ,  H05K3/4652 ,  H05K2201/0379 ,  H05K2201/0394 ,  H05K2201/09309 ,  H05K2201/09509 ,  H05K2201/09527 ,  H05K2201/09636 ,  H05K2201/0969 ,  H05K2201/09827 ,  H05K2201/10378 ,  H05K2201/10598 ,  H05K2203/0108 ,  H05K2203/0195 ,  H05K2203/0285 ,  H05K2203/095 ,  H05K2203/1189 ,  H05K2203/163 ,  Y02P70/613 ,  H01L2924/00

Abstract: The electrical connecting element comprises an essentially stiff core, essentially mechanically stiff and PCI/HDIs with conductor paths serving as interconnect, wherein the core comprises two parts (1, 3) which can be fixed to each other. Between the two parts, a cavity (101) can be formed, in which components (103) producing a lot of heat or requiring protection from environmental influences can be placed.

Abstract translation: 电连接元件包括基本上刚性的芯，基本上机械刚性的，具有用作互连的导体路径的PCI / HDI，其中所述芯包括彼此固定的两个部分（1,3）。 在两个部分之间，可以形成空腔（101），其中可以放置产生大量热量或需要防止环境影响的部件（103）。

公开(公告)号：EP2854488A1

公开(公告)日：2015-04-01

申请号：EP14184315.1

申请日：2014-09-10

Applicant: Intel Corporation

Inventor： Shibayama, Raul ,  Lai, Mauro ,  Kunze, Richard ,  Peterson, Nicholas ,  Lizalde, Carlos ,  Xiao, Kai

IPC: H05K1/02 ,  H05K1/16

CPC classification number: H05K1/0231 ,  H01L23/49822 ,  H01L23/49827 ,  H01L2924/0002 ,  H05K1/0228 ,  H05K1/115 ,  H05K1/116 ,  H05K1/162 ,  H05K3/303 ,  H05K2201/09636 ,  Y10T29/4913 ,  H01L2924/00

Abstract: Inductive coupling arising between adjacent vias in interconnect technologies (commonly associated with printed circuit boards or package) can be combatted through the addition of metal plates to vias. The plates generate capacitive coupling that can compensate for the inductive crosstalk normally generated between vias in printed circuit boards or packages. When the added plates of two neighboring vias overlap with each other, a capacitive coupling is generated. By balancing the inductive coupling with capacitive coupling, an effective reduction of far end crosstalk may be obtained.

Abstract translation: 可以通过在通孔中添加金属板来与互连技术中的相邻通孔（通常与印刷电路板或封装相关联）产生的感应耦合。 这些板产生电容耦合，可以补偿印刷电路板或封装中通孔之间通常产生的电感串扰。 当两个相邻通孔的相加板彼此重叠时，产生电容耦合。 通过将电感耦合与电容耦合进行平衡，可以获得远端串扰的有效减少。

公开(公告)号：EP2779810A2

公开(公告)日：2014-09-17

申请号：EP14158757.6

申请日：2014-03-11

Applicant: Tripod Technology Corporation

Inventor： Huang, Bo-Shiung ,  Yang, Wei-Hsiung ,  Shih, Han-Ching ,  Lin, Cheng-Feng

IPC: H05K1/16 ,  H05K3/46 ,  H01F17/06

CPC classification number: H05K1/0271 ,  H01F17/0033 ,  H01F17/062 ,  H01F27/2804 ,  H05K1/165 ,  H05K3/429 ,  H05K3/4602 ,  H05K3/4652 ,  H05K2201/029 ,  H05K2201/086 ,  H05K2201/09636 ,  H05K2203/1178 ,  Y10T29/49165

Abstract: A printed circuit board package structure includes a substrate (110) having a first surface (111) and a second surface (113), a ring-shaped magnetic element (120), an adhesive layer (130), conductive portions (140) and conductive channels (150). The first and second surfaces respectively have first (114) and second (116) metal portions. A ring-shaped concave portion (112) is formed on a position not covered by the first metal portions of the first surface. The ring-shaped magnetic element is placed in the ring-shaped concave portion. The adhesive layer covers the first metal portions and the ring-shaped magnetic element. The conductive portions are formed on the adhesive layer. The conductive channels penetrate the conductive portions, the adhesive layer, and the substrate, and are respectively located in an inner wall (122) and outside an outer wall (124) of the ring-shaped concave portion. Each of the conductive channels includes a conductive film (152) electrically connects to the aligned conductive portion and second metal portion.

Abstract translation: 印刷电路板封装结构包括具有第一表面（111）和第二表面（113），环形磁性元件（120），粘合剂层（130），导电部分（140）和 导电通道（150）。 第一和第二表面分别具有第一（114）和第二（116）金属部分。 环形凹部（112）形成在未被第一表面的第一金属部分覆盖的位置上。 环形磁性元件放置在环形凹部中。 粘合层覆盖第一金属部分和环形磁性元件。 导电部分形成在粘合剂层上。 导电通道贯穿导电部分，粘合剂层和基板，并且分别位于环形凹入部分的内壁（122）和外壁（124）的外侧。 每个导电沟道包括导电膜（152），其电连接到对齐的导电部分和第二金属部分。

公开(公告)号：EP2154747B1

公开(公告)日：2012-10-03

申请号：EP09167215.4

申请日：2009-08-04

Applicant: SELEX ELSAG S.P.A.

Inventor： Russo, Massimo ,  Di Maggio, Francesco ,  Pomona, Ignazio

IPC: H05K1/02 ,  H01P1/04

CPC classification number: H05K1/0251 ,  H01P1/047 ,  H05K1/115 ,  H05K3/429 ,  H05K2201/09536 ,  H05K2201/09627 ,  H05K2201/09636

公开(公告)号：EP1754398A4

公开(公告)日：2010-03-24

申请号：EP05763696

申请日：2005-05-16

Applicant: STABLCOR INC

Inventor： VASOYA KALU K

IPC: H05K3/46 ,  H05K1/11 ,  H05K1/16 ,  H05K3/00 ,  H05K3/42 ,  H05K3/44

CPC classification number: H05K3/4641 ,  H05K1/115 ,  H05K3/0005 ,  H05K3/0047 ,  H05K3/429 ,  H05K3/445 ,  H05K3/4638 ,  H05K2201/0281 ,  H05K2201/0323 ,  H05K2201/068 ,  H05K2201/09236 ,  H05K2201/09636 ,  H05K2201/09663 ,  H05K2201/0969 ,  H05K2201/09718 ,  Y10T29/49156 ,  Y10T29/49165

公开(公告)号：EP1956615A2

公开(公告)日：2008-08-13

申请号：EP07254736.7

申请日：2007-12-07

Applicant: Renesas Technology Corp.

Inventor： Takahashi, Wataru ,  Tsuchida, Shigeru ,  Okabe, Hiroshi

IPC: H01F17/00 ,  H05K1/02 ,  H05K1/16 ,  H04B1/38 ,  H01L23/48 ,  H01L23/52 ,  H01L23/64

CPC classification number: H05K1/165 ,  H01F17/0006 ,  H01L2924/0002 ,  H03H7/0115 ,  H03H7/1758 ,  H03H7/1766 ,  H03H7/383 ,  H03H7/465 ,  H03H2001/0085 ,  H05K1/0237 ,  H05K1/116 ,  H05K1/16 ,  H05K3/429 ,  H05K2201/09636 ,  H05K2201/09672 ,  H01L2924/00

Abstract: A parallel resonant circuit is realized by stacking first to fourth wiring patterns each having at least an inductance element. One of the adjacent first and second wiring patterns is set to a signal input node and the other thereof is set to a signal output node. Then, the signal input node is connected to the signal output node via inductance elements of the first wiring pattern, third wiring pattern, fourth wiring pattern and second wiring pattern in order. By adjacently forming wiring layers of the signal input and output nodes, a capacitance value between the input and output nodes is increased compared to that when they are separated. Also, by increasing the line width of the first and second wiring patterns, the capacitance value can be further increased. Therefore, it is possible to achieve a large capacitance value in a small area and downsizing of the electronic device.

Abstract translation: 通过层叠至少具有电感元件的第一至第四布线图案来实现并联谐振电路。 相邻的第一布线图案和第二布线图案中的一个被设置为信号输入节点，另一个被设置为信号输出节点。 然后，信号输入节点依次经由第一布线图案，第三布线图案，第四布线图案和第二布线图案的电感元件连接到信号输出节点。 通过相邻地形成信号输入和输出节点的布线层，与分离时相比，输入和输出节点之间的电容值增加。 而且，通过增加第一布线图案和第二布线图案的线宽，可以进一步增加电容值。 因此，可以实现小面积的大电容值和电子设备的小型化。