公开(公告)号：DE102023128377A1

公开(公告)日：2025-04-17

申请号：DE102023128377

申请日：2023-10-17

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MAHLER JOACHIM ,  STROBEL PETER ,  ZOLLNER FRANZ

IPC: H01L21/60 ,  H01L23/488

Abstract: Ein Verfahren zum Herstellen einer Chipstruktur wird bereitgestellt. Das Verfahren weist ein Anbringen eines Chips an einem Chipträger unter Verwendung einer Chipanbringungsschicht auf, wobei die Chipanbringungsschicht ein Metall mit einem ersten Schmelzpunkt aufweist, wobei der Chip eine Lötschicht aufweist und der Chipträger eine weitere Lötschicht aufweist, wobei die Lötschicht und/oder die weitere Lötschicht ein jeweiliges Lötmaterial mit einem zweiten Schmelzpunkt aufweist/aufweisen, der niedriger ist als der erste Schmelzpunkt, und das Bilden einer intermetallischen Phase zwischen dem Lötmaterial und dem Metall der Chipanbringungsschicht mittels Schmelzens des Lötmaterials mit dem zweiten Schmelzpunkt.

公开(公告)号：DE102013112708B4

公开(公告)日：2022-06-15

申请号：DE102013112708

申请日：2013-11-18

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEYER-BERG GEORG ,  HOSSEINI KHALIL ,  MAHLER JOACHIM ,  FUERGUT EDWARD

IPC: H01L21/58 ,  H01L21/268 ,  H01L21/60 ,  H01L23/492

Abstract: Verfahren zur Herstellung eines elektronischen Bauteils, wobei das Verfahren umfasst:Bereitstellen eines Trägers;Bereitstellen eines Halbleiterchips;Auftragen einer Verbindungsschicht auf eine erste Hauptfläche des Halbleiterchips, wobei die Verbindungsschicht eine Mehrzahl von Vertiefungen umfasst;Auftragen eines wärmeschrumpffähigen Füllmaterials auf die Verbindungsschicht oder den Träger;derartiges Befestigen des Halbleiterchips am Träger, dass die Verbindungsschicht zwischen dem Halbleiterchip und dem Träger angeordnet ist; undAnwenden von einem oder mehreren von Wärme und Druck, um den Halbleiterchip am Träger zu fixieren.

公开(公告)号：DE102015112085B4

公开(公告)日：2021-08-19

申请号：DE102015112085

申请日：2015-07-24

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FISCHER RUPERT ,  STROBEL PETER ,  MAHLER JOACHIM ,  RÖSL KONRAD ,  HEINRICH ALEXANDER

IPC: H01L21/50 ,  H01L21/60 ,  H01L25/065

Abstract: Verfahren zur Verbindung mehrerer Chips (100, 150) mit einem Chipträger (300), wobei das Verfahren umfasst:Anordnen erster Chips (150) auf einem Überführungsträger (200) ,Anordnen zweiter Chips (100) auf dem Überführungsträger (200) ,Anordnen des Überführungsträgers (200) mit den ersten Chips (150) und zweiten Chips (100) auf dem Chipträger (300), undAusbilden von Verbindungen zwischen den ersten Chips (150) und dem Chipträger (300) und den zweiten Chips (100) und dem Chipträger (300),wobei beim Ausbilden der Verbindungen erste Verbindungen für die ersten Chips (150) unter Verwendung eines elektrisch isolierenden Verbindungsmediums (310) und zweite Verbindungen für die zweiten Chips (100) unter Verwendung eines elektrisch leitenden Verbindungsmediums (140) ausgebildet werden.

公开(公告)号：DE102014103295B4

公开(公告)日：2021-01-07

申请号：DE102014103295

申请日：2014-03-12

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FUERGUT EDWARD ,  HOSSEINI KHALIL ,  MAHLER JOACHIM ,  MEYER-BERG GEORG ,  STEINER RAINER

IPC: H01L23/495 ,  H01L21/50 ,  H01L21/60 ,  H01L23/31

Abstract: Chipanordnung, mit:einem Chipträger (102, 402), wobei der Chipträger (102, 402) eine Mehrzahl von durchgehenden Gräben aufweist;einem auf dem Chipträger (102, 402) angebrachten Chip (104, 404), wobei der Chip (104, 404) wenigstens zwei Chipkontakte (106, 406) aufweist, die dem Chipträger (102, 402) zugewandt sind; undIsolierhaftmittel (108, 408) zwischen dem Chip (104, 404) und dem Chipträger (102, 402), um den Chip (104, 404) auf dem Chipträger (102, 402) haftend aufzubringen;wobei die wenigstens zwei Chipkontakte (106, 406) mit dem Chipträger (102, 402) mittels wenigstes eines Kontaktdurchgangslochs elektrisch gekoppelt sind;wobei das wenigstens eine Kontaktdurchgangsloch zumindest teilweise mittels eines über den Chipkontakten (106, 406) angeordneten und mit einem elektrisch leitfähigen Material vollständig gefüllten Grabens gebildet ist; undwobei wenigstens ein nicht über den Chipkontakten (106, 406) angeordneter Graben eine hohle Struktur (422) in dem Chipträger (102, 402) bildet.

公开(公告)号：DE102013102973B4

公开(公告)日：2020-11-05

申请号：DE102013102973

申请日：2013-03-22

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FISCHER THOMAS ,  GRUBER HERMANN ,  HÖCKELE UWE ,  MAHLER JOACHIM ,  PRUECKL ANTON ,  SCHMIDT MATTHIAS

IPC: H01L23/31 ,  H01L21/56 ,  H01L21/58 ,  H01L21/60 ,  H01L23/29 ,  H01L23/60 ,  H01L25/04

Abstract: Halbleiterpackage, das Folgendes aufweist:• ein Substrat;• einen in ein Kapselungsmittel (150) eingebetteten und über dem Substrat angeordneten ersten Die (100);• eine unter dem ersten Die (100) und zwischen dem ersten Die (100) und dem Substrat angeordnete dielektrische Linerschicht (130), wobei die dielektrische Linerschicht (130) eine untere Oberfläche des ersten Die (100) vollständig bedeckt;• eine zwischen dem Substrat und der dielektrischen Linerschicht (130) angeordnete erste Haftschicht (120); und• einen in dem Kapselungsmittel (150) eingebetteten und über dem Substrat angeordneten zweiten Die (200), wobei der zweite Die (200) ein vertikales Bauelement ist mit einem ersten Kontaktgebiet auf einer oberen Oberfläche und einem zweiten Kontaktgebiet auf einer gegenüberliegenden unteren Oberfläche, wobei das zweite Kontaktgebiet elektrisch an das Substrat gekoppelt ist.

公开(公告)号：DE102014117954B4

公开(公告)日：2020-09-24

申请号：DE102014117954

申请日：2014-12-05

Applicant: INFINEON TECHNOLOGIES AG

Inventor： LAVEN JOHANNES GEORG ,  JÄGER CHRISTIAN ,  MAHLER JOACHIM ,  SCHULZE HANS-JOACHIM ,  PRÜCKL ANTON ,  SCHWARZ PATRICK ,  SCHWAGMANN ANDRE ,  PEDONE DANIEL

IPC: H01L23/62 ,  H01L23/58

Abstract: Leistungshalbleiterschaltvorrichtung, umfassend:eine erste Lastelektrode (310), die elektrisch mit einer Sourcezone (110) einer Transistorzelle (TC) gekoppelt ist,einen Gateleiter (330), der elektrisch mit einer Gateelektrode (155) gekoppelt ist, die kapazitiv mit einer Bodyzone (115) der Transistorzelle (TC) gekoppelt ist, wobei die Source- und Bodyzonen (110, 115) in einem Halbleiterteil (100) gebildet sind, undein thermoresistives Element (400), das thermisch mit dem Halbleiterteil (100) verbunden ist, direkt an die erste Lastelektrode (310) und an den Gateleiter (330) oder die Gateelektrode (155) angrenzt und elektrisch zwischen dem Gateleiter (330) und der ersten Lastelektrode (310) gekoppelt ist, und wobei über einer maximalen Betriebstemperatur (TJMax), die für die Halbleitervorrichtung spezifiziert ist, ein elektrischer Widerstand des thermoresistiven Elementes (400) um wenigstens zwei Größenordnungen innerhalb einer kritischen Temperaturspanne von höchstens 50 Kelvin abnimmt.

公开(公告)号：DE102014115653B4

公开(公告)日：2020-04-23

申请号：DE102014115653

申请日：2014-10-28

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MAHLER JOACHIM ,  NIKITIN IVAN ,  PALM PETTERI

IPC: H01L21/60 ,  H01L21/58 ,  H01L25/07

Abstract: Verfahren, wobei das Verfahren umfasst:• Bereitstellen mehrerer elektronischer Chips in mehreren Chip-Aufnahmehohlräumen, die jeweils von einem Oberflächenabschnitt eines Substrats und einer Wand definiert werden, die von einem von mehreren Löchern in einem elektrisch leitfähigen Rahmen begrenzt wird, der auf dem Substrat angeordnet ist;• zumindest teilweises Verkapseln der elektronischen Chips in den Chip-Aufnahmehohlräumen durch ein Verkapselungsmittel;• Ausbilden elektrisch leitfähiger Kontakte zum elektrischen Kontaktieren der zumindest zum Teil verkapselten elektronischen Chips;• Ausbilden von Zugangslöchern in dem Verkapselungsmittel und Füllen der Zugangslöcher mit elektrisch leitfähigem Material, um dadurch jeden von den elektronischen Chips elektrisch mit einem Abschnitt des elektrisch leitfähigen Rahmens zu kontaktieren.

公开(公告)号：DE102008039389B4

公开(公告)日：2020-04-23

申请号：DE102008039389

申请日：2008-08-22

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MAHLER JOACHIM ,  EWE HENRIK ,  MENGEL MANFRED

IPC: H01L25/16 ,  H01L21/48 ,  H01L21/60

Abstract: Bauelement, umfassend:ein elektrisch leitendes Substrat (20);einen auf dem Substrat (20) aufgebrachten ersten Halbleiterchip (11), der ein Leistungstransistor oder eine Leistungsdiode ist und ein erstes Kontaktpad (24) auf einer ersten Hauptoberfläche und ein zweites Kontaktpad (25) auf einer zweiten Hauptoberfläche aufweist, wobei der erste Halbleiterchip (11) mit seiner ersten Hauptoberfläche auf dem Substrat (20) aufgebracht ist und das erste Kontaktpad (24) elektrisch mit dem Substrat (20) verbunden ist;eine auf der zweiten Hauptoberfläche des ersten Halbleiterchips (11) und auf dem Substrat (20) aufgebrachte erste elektrisch isolierende Schicht (27);eine über der ersten elektrisch isolierenden Schicht (27) aufgebrachte elektrisch leitende Schicht (12), wobei die elektrisch leitende Schicht (12) elektrisch mit dem zweiten Kontaktpad (25) des ersten Halbleiterchips (11) verbunden ist;eine über der elektrisch leitenden Schicht (12) aufgebrachte zweite elektrisch isolierende Schicht (13), wobei die zweite elektrisch isolierende Schicht (13) auf einer von der elektrisch leitenden Schicht (12) abgewandten Oberfläche eine planare Sektion aufweist; undeinen über der planaren Sektion der zweiten elektrisch isolierenden Schicht (13) aufgebrachten zweiten Halbleiterchip (18), wobei der zweite Halbleiterchip (18) teilweise außerhalb eines durch die Kontur des ersten Halbleiterchips (11) definierten Gebiets angeordnet ist.

公开(公告)号：DE102009030957B4

公开(公告)日：2019-01-10

申请号：DE102009030957

申请日：2009-06-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FUERGUT EDWARD ,  MAHLER JOACHIM

IPC: H01L29/41 ,  H01L21/265 ,  H01L21/306 ,  H01L21/336 ,  H01L23/48

Abstract: Verfahren zum Herstellen einer Halbleiteranordnung, umfassend:Bereitstellen eines Halbleiterchips (108) aus Halbleitermaterial mit einem Kontaktelement (128) auf einer ersten Seite (124) und einer implantierten Ätzstoppschicht (140) zwischen der ersten Seite (124) und einer zweiten Seite (126) gegenüber der ersten Seite (124);danach Platzieren des Halbleiterchips (108) auf einem Träger (146), wobei das Kontaktelement (128) dem Träger (146) zugewandt ist;danach Platzieren eines Halbleiterelements (104) auf dem Träger (146) und von dem Halbleiterchip (108) beabstandet, wobei das Halbleiterelement (104) einen dem Träger (146) zugewandten Metallisierungskontakt (114) und Halbleitermaterial (116) auf dem Metallisierungskontakt (114) enthält;Aufbringen eines isolierenden Materials über dem Träger (146), um eine isolierende Schicht (144) zwischen dem Halbleiterchip (108) und dem Halbleiterelement (104) zu bilden; undanschließendes Ätzen des Halbleitermaterials des Halbleiterchips (108) und des Halbleiterelements (104), bis die Ätzstoppschicht (140) erreicht ist und das Halbleitermaterial (116) des Halbleiterelements (104) weggeätzt ist.

公开(公告)号：DE102017208533A1

公开(公告)日：2018-11-22

申请号：DE102017208533

申请日：2017-05-19

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BEMMERL THOMAS ,  MAHLER JOACHIM

IPC: H01L21/58 ,  B22F7/08 ,  H01L21/60 ,  H01L23/48

Abstract: Eine elektronische Vorrichtung enthält ein Bauelement, ein elektronisches Bauelement und ein zwischen einer Oberfläche des Bauelements und einer Oberfläche des elektronischen Bauelements angeordnetes Fügematerial. Abstandselemente sind in dem Fügematerial eingebettet. Zwischen den Abstandselementen und der Oberfläche des Bauelements und zwischen den Abstandselementen und der Oberfläche des elektronischen Bauelements sind Verbindungen angeordnet.