-
公开(公告)号:DE102014100083B4
公开(公告)日:2021-09-30
申请号:DE102014100083
申请日:2014-01-07
Applicant: INFINEON TECHNOLOGIES AG
Inventor: BERGER RUDOLF , LEHNERT WOLFGANG , MAUDER ANTON , RUHL GÜNTHER , RUPP ROLAND , SCHULZE HANS-JOACHIM
Abstract: Verbundwafer, aufweisend:- ein Substrat (11), das einen porösen Kohlenstoffsubstratkern (12) und eine Verkapselungsschicht (14) aufweist, wobei die Verkapselungsschicht (14) den Substratkern (12) im Wesentlichen sauerstoffdicht verkapselt; und- eine SiC-basierte Funktionsschicht (18), die an oder auf das Substrat (11) gebunden oder gebondet ist, wobei die SiC-basierte Funktionsschicht (18) an einer Grenzflächenregion (17) mit der Verkapselungsschicht (14) mindestens ein Carbid und/oder ein Silicid aufweist, die durch die Reaktion eines Abschnitts der SiC-basierten Funktionsschicht mit einem carbid- und silicidbildenden Metall gebildet ist, und wobei die Menge des carbid- und silicidbildenden Metalls, integriert über die Dicke der Funktionsschicht, 10-4mg / cm2bis 0,1 mg / cm2beträgt.
-
公开(公告)号:DE102013101733B4
公开(公告)日:2018-09-20
申请号:DE102013101733
申请日:2013-02-21
Applicant: INFINEON TECHNOLOGIES AG
Inventor: BERGER RUDOLF , POMPL STEFAN , POPP THOMAS
IPC: H01L27/08 , H01L21/822 , H01L27/108 , H01L29/92
Abstract: Halbleiterbauelement, das Folgendes aufweist:• ein Substrat (10) mit einer Öffnung (30), eine erste Seitenwand (31) aufweisend;• eine zentrale Säule, die in einem zentralen Gebiet der Öffnung (30) angeordnet ist, wobei die zentrale Säule ein erstes Elektrodenmaterial (80) aufweist;• eine erste Dielektrikumsschicht (70), die um die zentrale Säule herum angeordnet ist;• ein zweites Elektrodenmaterial (50), das um die erste Dielektrikumsschicht (70) herum angeordnet ist, wobei das zweite Elektrodenmaterial (50) einen ersten Abschnitt der ersten Seitenwand (31) kontaktiert, wobei das zweite Elektrodenmaterial (80) von dem Material der Seitenwand verschieden ist oder eine andere Dotierung als das Material der Seitenwand aufweist oder ein nichtepitaktisch abgeschiedenes Material ist;• mehrere periphere Säulen, die in einem Peripheriegebiet der Öffnung (30) angeordnet sind, wobei die mehreren peripheren Säulen elektrisch an die zentrale Säule gekoppelt sind, wobei die Position der peripheren Säulen an Abschnitten der Seitenwand mit äquivalenten Kristallebenen ist; und• eine zweite Dielektrikumsschicht (70), die um die mehreren peripheren Säulen jeweils herum angeordnet ist, wobei die zweite Dielektrikumsschicht (70) einen zweiten Abschnitt der ersten Seitenwand (31) kontaktiert.
-
公开(公告)号:DE10060628A1
公开(公告)日:2002-01-31
申请号:DE10060628
申请日:2000-12-06
Applicant: INFINEON TECHNOLOGIES AG
Inventor: BERGER RUDOLF , ZAPF JUERGEN , EICHINGER ANDREAS
IPC: H01L21/00 , H01L21/324 , H01L21/302
Abstract: A rapid thermal process (RTP) reactor comprises a reactor block (2) for short-time temperature processes; a number of heat sources (6) arranged in the block; a chamber (5) for a substrate (8) between the heat sources; and an upper exchange plate (12) having diffusing optical properties for reducing contamination of the chamber by material vaporized from the substrate. An Independent claim is also included for a process for operating an RTP reactor. Preferred Features: The optical properties are achieved using a uniform dull surface on the exchanging plate. The chamber is made of quartz glass. Quartz lamps are used as the heat sources.
-
公开(公告)号:DE102016122787A1
公开(公告)日:2017-06-14
申请号:DE102016122787
申请日:2016-11-25
Applicant: INFINEON TECHNOLOGIES AG
Inventor: BABURSKE ROMAN , BERGER RUDOLF , GUTT THOMAS , LAVEN JOHANNES GEORG , SCHULZE HOLGER , SCHUSTEREDER WERNER
IPC: H01L21/322 , H01L21/20 , H01L21/225 , H01L21/335
Abstract: Ein Verfahren zum Bilden eines Halbleiterbauelements umfasst das Bilden einer amorphen oder polykristallinen Halbleiterschicht benachbart zu zumindest einer Halbleiterdotierungsregion mit einem ersten Leitfähigkeitstyp, die in einem Halbleitersubstrat angeordnet ist. Das Verfahren umfasst ferner das Einbringen von Dotierstoffen in die amorphe oder polykristalline Halbleiterschicht während oder nach dem Bildern der amorphen oder polykristallinen Halbleiterschicht. Das Verfahren umfasst ferner das Ausheilen der amorphen oder polykristallinen Halbleiterschicht, um zumindest einen Teil der amorphen oder polykristallinen Halbleiterschicht in eine im Wesentlichen monokristalline Halbleiterschicht zu transformieren, und um zumindest eine Dotierungsregion mit dem zweiten Leitfähigkeitstyp in der monokristallinen Halbleiterschicht derart zu bilden, dass ein p-n-Übergang zwischen der zumindest einen Halbleiterdotierungsregion mit dem ersten Leitfähigkeitstyp und der zumindest einen Dotierungsregion mit dem zweiten Leitfähigkeitstyp gebildet wird.
-
公开(公告)号:FR2987168B1
公开(公告)日:2016-11-25
申请号:FR1300612
申请日:2013-03-18
Applicant: INFINEON TECHNOLOGIES AG
-
公开(公告)号:FR3002081A1
公开(公告)日:2014-08-15
申请号:FR1400204
申请日:2014-01-28
Applicant: INFINEON TECHNOLOGIES AG
Inventor: BERGER RUDOLF , LEHNERT WOLFGANG , MAUDER ANTON , RUHL GUENTHER , RUPP ROLAND , SCHULZE HANS JOACHIM
IPC: H01L21/58
Abstract: Plaquette (10) composite qui comprend : - un substrat (11) comprenant un cœur (12) en carbone poreux et une couche (14) d'encapsulation, et - une couche (18) fonctionnelle à base de SiC liée sur le substrat (11), la couche (18) fonctionnelle comprenant, à une région (17) d'interface avec la couche (14) d'encapsulation, au moins un carbure formé par la réaction d'une partie de la couche (18) fonctionnelle sur un métal formant du carbure, la quantité de métal formant du carbure intégrée sur l'épaisseur de la couche (18) fonctionnelle allant de 10-4 mg/cm2 à 0,1 mg/cm2.
-
公开(公告)号:DE102011052952A1
公开(公告)日:2012-04-26
申请号:DE102011052952
申请日:2011-08-24
Applicant: INFINEON TECHNOLOGIES AG
Inventor: BERGER RUDOLF , GOELLNER REINHARD
IPC: H01L21/8247 , H01L21/336 , H01L21/822 , H01L27/115
Abstract: Es wird ein Verfahren zur Herstellung eines Halbleiterbauelements offenbart. Das Verfahren weist das Bilden einer ersten leitfähigen Schicht (120) über einem Substrat (100) auf. Die erste leitfähige Schicht (120) besitzt eine obere Oberfläche (122) und Seitenwände (121), wobei die erste leitfähige Schicht (120) einen Überhang (127) aus einem nichtleitfähigen Material (125) entlang den Seitenwänden (121) aufweist. Das Verfahren weist ferner das Bilden einer isolierenden Schicht (130) auf der ersten leitfähigen Schicht (120) und das Bilden einer Opferschicht (140) über der isolierenden Schicht (130) und dem Überhang (127) der ersten leitfähigen Schicht auf (120). Die Opferschicht (140) wird teilweise entfernt, wobei ein Rest (142) der Opferschicht (140) unter dem Überhang (127) verbleibt, und es wird eine zweite leitfähige Schicht (150) auf der isolierenden Schicht (130) gebildet.
-
公开(公告)号:DE112004002735A5
公开(公告)日:2007-05-24
申请号:DE112004002735
申请日:2004-12-09
Applicant: INFINEON TECHNOLOGIES AG
Inventor: BERGER RUDOLF , ZAPF JUERGEN , GERLICHER UWE
-
公开(公告)号:DE102011054035B4
公开(公告)日:2020-08-20
申请号:DE102011054035
申请日:2011-09-29
Applicant: INFINEON TECHNOLOGIES AG
Inventor: BERGER RUDOLF , LEHNERT WOLFGANG , MAUDER ANTON , SCHULZE HANS-JOACHIM , FOERG RAIMUND , GRUBER HERMANN , RUHL GÜNTHER , KELLERMANN KARSTEN , SOMMER MICHAEL , ROTTMAIR CHRISTIAN , RUPP ROLAND
IPC: H01L21/30 , H01L21/265 , H01L21/304 , H01L21/306
Abstract: Verfahren zum Herstellen eines Verbundwafers, aufweisend:Bereitstellen eines monokristallinen Halbleiterwafers (10) mit einer ersten Seite (11) und einer gegenüber der ersten Seite (11) angeordneten zweiten Seite (12);Abscheiden einer Formmasse (35) aufweisend zumindest Kohlenstoffpulver und/oder Pech auf der zweiten Seite (12) des Halbleiterwafers (10); undTempern der abgeschiedenen Formmasse (35) zum Ausbilden eines an dem Halbleiterwafer angebrachten Graphitträgers (36).
-
20.
公开(公告)号:DE102018100843A1
公开(公告)日:2019-07-18
申请号:DE102018100843
申请日:2018-01-16
Applicant: INFINEON TECHNOLOGIES AG
Inventor: THEUSS HORST , HARTNER WALTER , HUBER VERONIKA , ROBL WERNER , BERGER RUDOLF
IPC: H01L23/482 , C23C30/00 , H01L21/58 , H01L21/60 , H01L23/488 , H01L23/50
Abstract: Eine Halbleitervorrichtung umfasst: einen Halbleiterchip; ein elektrisches Anschlusselement zum elektrischen Verbinden der Halbleitervorrichtung mit einem Träger; und eine an das elektrische Anschlusselement angrenzende Metallisierung, wobei die Metallisierung poröses nanokristallines Kupfer enthält.
-
-
-
-
-
-
-
-
-