-
公开(公告)号：KR100606290B1
公开(公告)日：2006-07-31
申请号：KR1020040100421
申请日：2004-12-02
Applicant: 한국전자통신연구원
IPC: H01L29/78
CPC classification number: H01L29/66856 , H01L29/66462
Abstract: 본 발명은 전계효과 트랜지스터의 제조방법에 관한 것으로, 다층의 감광막을 이용한 리소그라피 공정, 절연막 건식 식각공정에서의 감광막과 절연막 사이의 건식 식각선택비를 이용하여 서로 다른 문턱전압을 가지는 각기 다른 트랜지스터를 한 기판 상에 동시에 제조함으로써, 모드 또는 문턱전압이 서로 다른 트랜지스터를 동일 기판 상에 제조하는데 있어 별도의 리소그라피 공정과 그에 따른 추가적인 공정 단계를 감소시켜 제조 공정 비용을 감소시키고 소자의 안정성 및 생산성을 향상시킬 수 있는 것을 특징으로 한다.
전계효과 트랜지스터, 문턱전압, 게이트 리세스, 티형 게이트, 도즈, 노광-
公开(公告)号：KR100472681B1
公开(公告)日：2005-03-10
申请号：KR1020020064135
申请日：2002-10-21
Applicant: 한국전자통신연구원
IPC: H01L21/60
CPC classification number: H01P5/107 , H01L2224/05554 , H01L2224/48091 , H01P11/002 , H01L2924/00014
Abstract: 본 발명은 도파관 구조의 패키지 및 그 제조방법에 관한 것으로, 반도체 칩 내에 프로브, 마이크로스트립-도파관 전이부 및 마이크로스트립 라인을 형성함으로써 도파관 구조의 패키지 제조시 본딩 와이어를 별도로 형성할 필요가 없어 본딩 와이어에 의한 기생성분의 발생을 최대한 억제하고, 제조공정에 소요되는 시간을 감소시켜 생산비용을 감소시킬 수 있는 도파관 구조의 패키지 및 그 제조방법을 개시한다.
-
公开(公告)号：KR1020040034077A
公开(公告)日：2004-04-28
申请号：KR1020020064135
申请日：2002-10-21
Applicant: 한국전자통신연구원
IPC: H01L21/60
CPC classification number: H01P5/107 , H01L2224/05554 , H01L2224/48091 , H01P11/002 , H01L2924/00014
Abstract: PURPOSE: A waveguide type package and a manufacturing method thereof are provided to be capable of decreasing process time for reducing fabrication cost. CONSTITUTION: A waveguide type package is provided with an upper housing and a lower housing(300). At this time, the lower housing includes a pair of waveguides(310a,310b) for being inputted and outputted with an RF(Radio Frequency) signal and a semiconductor chip(350) loaded on its center portion between the pair of waveguides. At the time, the semiconductor chip includes an input strip part and an output strip part for transmitting the RF signal. The upper and lower housing are connected with each other. Preferably, a dummy PCB(Printed Circuit Board) is located between the semiconductor chip and the lower housing.
Abstract translation: 目的：提供一种波导型封装及其制造方法，能够缩短处理时间，降低制造成本。 构成：波导型封装设置有上壳体和下壳体（300）。 此时，下壳体包括用RF（射频）信号输入和输出的一对波导（310a，310b），以及装载在该对波导之间的中心部分的半导体芯片（350）。 此时，半导体芯片包括用于发送RF信号的输入条部分和输出条部分。 上下壳体相互连接。 优选地，虚设PCB（印刷电路板）位于半导体芯片和下壳体之间。
-
公开(公告)号：KR102265460B1
公开(公告)日：2021-06-09
申请号：KR1020160003289
申请日：2016-01-11
Applicant: 한국전자통신연구원
IPC: H03K17/082 , H03K17/687 , H03K17/10
-
-
Patent Agency Ranking
公开(公告)号：KR101923959B1
公开(公告)日：2018-12-03
申请号：KR1020120143702
申请日：2012-12-11
Applicant: 한국전자통신연구원
IPC: H01L29/778 , H01L21/335
Abstract: 고전자 이동도 트랜지스터가 제공된다. 이 트랜지스터는 기판 상에 서로 이격되어 배치된 소스 전극 및 드레인 전극, 소스 전극과 드레인 전극 사이의 기판 상에 배치된 T형 게이트 전극, 및 기판과 T형 게이트 전극 사이에 개재된 복수의 절연막들을 포함한다. 복수의 절연막들은 제 1 절연막, 제 2 절연막 및 제 3 절연막으로 구성된다. T형 게이트 전극의 다리부에 접하도록 제 3 절연막이 기판과 T형 게이트 전극의 머리부 사이에 개재되고, 제 3 절연막에 접하도록 제 2 절연막이 기판과 T형 게이트 전극의 머리부 사이에 개재되고, 그리고 제 2 절연막에 접하도록 순차적으로 적층된 제 1 절연막 및 제 3 절연막이 기판과 T형 게이트 전극의 머리부 사이에 개재된다.
-
公开(公告)号：KR101878931B1
公开(公告)日：2018-07-17
申请号：KR1020150088941
申请日：2015-06-23
Applicant: 한국전자통신연구원
IPC: H01L29/872 , H01L29/47
CPC classification number: H01L21/0228 , H01L23/291 , H01L23/3178 , H01L29/2003 , H01L29/205 , H01L29/66212 , H01L29/872
Abstract: 반도체소자의제1 질화물반도체층은기판상에제공되고, 제2 질화물반도체층은제1 질화물반도체층상에제공되고, 제1 오믹메탈및 제2 오믹메탈은제2 질화물반도체층상에제공되고, 리세스영역은제1 오믹메탈과제2 오믹메탈사이의제2 질화물반도체층내에제공되고, 패시베이션층은제1 오믹메탈의측면및 리세스영역의하부면과측면을덮고, 쇼트키전극은제1 오믹메탈상에제공되고, 리세스영역의내부로연장된다.
-
公开(公告)号：KR101695306B1
公开(公告)日：2017-01-11
申请号：KR1020130152420
申请日：2013-12-09
Applicant: 한국전자통신연구원
IPC: H01L33/00 , H01L33/32 , H01L21/205 , H01L21/02 , H01L21/28
Abstract: 본발명은질화물반도체의제조방법에관한것으로, 반응기내에기판을준비하는것 및상기기판상에에피층을형성하는것을포함하고, 상기에피층을형성하는것은펄스플로우성장법을수행하는것을포함하되, 상기펄스플로우성장법은상기기판상에 5족소스물질을공급하는것 및상기기판상에 3족소스물질을공급하는것을포함하고, 상기 5족및 3족소스물질들은상기반응기내에교대로공급되되, 상기 5족소스물질은히드라진(hydrazine) 계열의물질을포함하는질화물반도체의제조방법에제공된다.
Abstract translation: 本发明涉及一种用于制造氮化物半导体的方法，包括在反应器中制备衬底并在衬底上形成外延层的步骤。 形成外延层时进行脉冲流生长方法; 脉冲流生长方法包括在基板上提供3-5组源材料; 将组3-5材料交替地供应到反应器的内部; 5组源材料包括肼类材料。
-
公开(公告)号：KR1020170000423A
公开(公告)日：2017-01-03
申请号：KR1020150088941
申请日：2015-06-23
Applicant: 한국전자통신연구원
IPC: H01L29/872 , H01L29/47
CPC classification number: H01L21/0228 , H01L23/291 , H01L23/3178 , H01L29/2003 , H01L29/205 , H01L29/66212 , H01L29/872
Abstract: 반도체소자의제1 질화물반도체층은기판상에제공되고, 제2 질화물반도체층은제1 질화물반도체층상에제공되고, 제1 오믹메탈및 제2 오믹메탈은제2 질화물반도체층상에제공되고, 리세스영역은제1 오믹메탈과제2 오믹메탈사이의제2 질화물반도체층내에제공되고, 패시베이션층은제1 오믹메탈의측면및 리세스영역의하부면과측면을덮고, 쇼트키전극은제1 오믹메탈상에제공되고, 리세스영역의내부로연장된다.
Abstract translation: 半导体器件的第一氮化物半导体层设置在衬底上，第二氮化物半导体层设置在第一氮化物半导体层上，第一欧姆金属和第二欧姆金属设置在第二氮化物半导体层上，凹部 在所述第一欧姆金属和所述第二欧姆金属之间的所述第二氮化物半导体层中设置钝化层，所述钝化层覆盖所述第一欧姆金属的一侧，并且所述钝化层覆盖所述凹部区域的底表面和侧面，并且所述第一欧姆金属 金属并延伸到凹陷区域中。
-
公开(公告)号：KR1020170000421A
公开(公告)日：2017-01-03
申请号：KR1020150088939
申请日：2015-06-23
Applicant: 한국전자통신연구원
IPC: H01L29/778 , H01L29/66
Abstract: 반도체소자의기판상의소스전극들및 드레인전극들은기판의상면에평행한제1 방향및 제1 방향과교차하는제2 방향을따라교대로배열되고, 소스배선들은소스전극들상에서, 소스전극들과전기적으로연결되고, 드레인패드는소스배선들상에서, 드레인전극들과전기적으로연결되고, 소스배선들은소스전극들상에서교차점을갖는그리드(grid) 형상을갖고, 평면적관점에서, 드레인패드는소스전극들및 드레인전극들과중첩된다.
-
-
-
-
-
-
-
-
-
Search Results
77
records
(took 0.025 seconds)
