公开(公告)号：WO2006116098A3

公开(公告)日：2008-10-30

申请号：PCT/US2006015107

申请日：2006-04-21

Applicant: IBM ,  DESOUZA JOEL P ,  SADANA DEVENDRA K ,  SAENGER KATHERINE L ,  SUNG CHUN-YUNG ,  YANG MIN ,  YIN HAIZHOU

Inventor： DESOUZA JOEL P ,  SADANA DEVENDRA K ,  SAENGER KATHERINE L ,  SUNG CHUN-YUNG ,  YANG MIN ,  YIN HAIZHOU

IPC: H01L29/04

CPC classification number: H01L29/6659 ,  H01L21/26506 ,  H01L21/7624 ,  H01L21/823807 ,  H01L21/8258 ,  H01L27/0605 ,  H01L27/0922 ,  H01L27/1203 ,  H01L29/045 ,  H01L29/66636 ,  H01L29/7833

Abstract: In the claimed mixed-crystal-orientation channel FET, source/drain regions above the bonded interface 360 have the orientation of the upper semiconductor 350 and source/drain regions below the bonded interface 360 have the orientation of the lower semiconductor 370, so that each part of the source/drain has the same crystal orientation as the semiconductor material laterally adjacent to it. Optional source/drain extensions 392 are disposed entirely in the upper semiconductor layer 350. Optionally, the bonded interface 360 is situated towards the bottom of source/drain regions 380, leaving source/drains 380 mostly in upper semiconductor layer 350.

Abstract translation: 在所要求的混晶取向沟道FET中，键合界面360上方的源极/漏极区域具有上部半导体350的取向，并且键合界面360下方的源极/漏极区域具有下部半导体370的取向，使得每个 源极/漏极的一部分具有与横向相邻的半导体材料相同的晶体取向。 可选的源极/漏极延伸部分392完全设置在上部半导体层350中。可选地，接合界面360朝向源极/漏极区域380的底部设置，使得源极/漏极380大部分在上部半导体层350中。

公开(公告)号：WO2005034209A3

公开(公告)日：2005-05-19

申请号：PCT/US2004031823

申请日：2004-09-28

Applicant: IBM ,  CHOE KWANG SU ,  FOGEL KEITH E ,  MAURER SIEGFRIED L ,  MITCHELL RYAN M ,  SADANA DEVENDRA K

Inventor： CHOE KWANG SU ,  FOGEL KEITH E ,  MAURER SIEGFRIED L ,  MITCHELL RYAN M ,  SADANA DEVENDRA K

IPC: H01L21/265 ,  H01L21/3063 ,  H01L21/316 ,  H01L21/762 ,  H01L21/20

CPC classification number: H01L21/76243 ,  H01L21/26533 ,  H01L21/3063 ,  H01L21/31662

Abstract: A method of fabricating silicon-on-insulators (SOIs) having a thin, but uniform buried oxide region beneath a Si-containing over-layer is provided. The SOI structures are fabricated by first modifying a surface of a Si-containing substrate to contain a large concentration of vacancies or voids. Next, a Si-containing layer is typically, but not always, formed atop the substrate and then oxygen ions are implanted into the structure utilizing a low-oxygen dose. The structure is then annealed to convert the implanted oxygen ions into a thin, but uniform thermal buried oxide region.

Abstract translation: 提供了一种制造在含Si的上层下方具有薄但均匀的掩埋氧化物区域的硅绝缘体（SOI）的方法。 通过首先修饰含Si衬底的表面以包含大量的空位或空隙的浓度来制造SOI结构。 接下来，含硅层通常但不总是形成在衬底顶上，然后使用低氧剂量将氧离子注入到结构中。 然后将结构退火以将注入的氧离子转化成薄但均匀的热掩埋氧化物区域。

公开(公告)号：DE102021122555A1

公开(公告)日：2022-03-31

申请号：DE102021122555

申请日：2021-08-31

Applicant: IBM

Inventor： LI NING ,  DE SOUZA JOEL P ,  BREW KEVIN W ,  SADANA DEVENDRA K

IPC: H01L45/00 ,  G11C13/00 ,  H01L29/43

Abstract: Eine Phasenänderungsspeicher(PCM)-Einheit weist auf: eine dielektrische Schicht, eine untere Elektrode, die in der dielektrischen Schicht angeordnet ist, ein Liner-Material, das auf der unteren Elektrode angeordnet ist, ein Phasenänderungsmaterial, das auf dem Liner-Material angeordnet ist, sowie eine obere Elektrode, die auf dem Phasenänderungsmaterial und in der dielektrischen Schicht angeordnet ist.

公开(公告)号：DE112012000962B4

公开(公告)日：2020-11-12

申请号：DE112012000962

申请日：2012-01-26

Applicant: IBM

Inventor： HEKMATSHOAR-TABARI BAHMAN ,  KHAKIFIROOZ ALI ,  REZNICEK ALEXANDER ,  SADANA DEVENDRA K ,  SHAHIDI GHAVAM G ,  SHAHRJERDI DAVOOD

IPC: H01L21/205 ,  C23C16/24 ,  C23C16/44 ,  C30B25/04 ,  H01L21/32

Abstract: Epitaxieverfahren, aufweisend:Bereitstellen (502) eines kristallinen Substratmaterials (102);Anwachsen (504) eines Isolators (108) auf dem Substratmaterial (102);Öffnen (506) des Isolators (108), um frei liegende Bereiche des Substratmaterials (102) zu bilden;Abscheiden (512) von Silicium auf den frei liegenden Bereichen des Substratmaterials, um in einem Niedertemperaturverfahren auf den frei liegenden Bereichen epitaxiales Silicium (302) zu bilden und in anderen als den frei liegenden Bereichen nicht epitaxiales Silicium (310) zu bilden, wobei eine Abscheidungstemperatur weniger als 250 °C beträgt;Einbringen (518) eines Dotierstoffs mit einem Gasverhältnis, wodurch ein dotiertes epitaxiales Silicium bereitgestellt wird, wobei eine hohe Dotierstoffaktivierung höher als 1 x 1020cm-3erhalten wird; undÄtzen des nicht epitaxialen Siliciums unter Verwendung eines Plasmas, um die epitaxiale Abscheidung von Silicium über den frei liegenden Bereichen zu unterstützen,wobei das selektive epitaxiale Anwachsen durch Abwechseln der Abscheidungs- und Ätzschritte bereitgestellt wird.

公开(公告)号：DE102016104446B4

公开(公告)日：2020-08-06

申请号：DE102016104446

申请日：2016-03-11

Applicant: IBM

Inventor： DE SOUZA JOEL P ,  FOGEL KEITH E ,  KIM JEEHWAN ,  SADANA DEVENDRA K ,  WACASER BRENT A

IPC: H01L29/49 ,  H01L23/485 ,  H01L23/52 ,  H01L29/20 ,  H01L29/772

Abstract: Halbleiter-Einheit, die aufweist:ein Substrat (42);eine p-dotierte Schicht (44), die ein dotiertes III-V-Material beinhaltet, auf dem Substrat;ein Material vom n-Typ (46), das auf oder in der p-dotierten Schicht (44) ausgebildet ist, wobei das Material vom n-Typ ein dotiertes III-V-Material beinhaltet; undeinen Kontakt (66), der auf dem Material vom n-Typ (46) ausgebildet ist und eine Zwischenschicht (48), die aus ZnO gebildet ist, sowie einen Teilbereich (51) aus Aluminium beinhaltet, der in direktem Kontakt zu dem ZnO der Zwischenschicht (48) ausgebildet ist, um eine elektronische Einheit zu bilden, wobei die Zwischenschicht (48) und der Teilbereich (51) aus Aluminium zusammen strukturiert werden, um den Kontakt zu bilden.

公开(公告)号：DE102016105066A1

公开(公告)日：2016-09-22

申请号：DE102016105066

申请日：2016-03-18

Applicant: IBM

Inventor： CAI JIN ,  LEOBANDUNG EFFENDI ,  LI NING ,  NING TAK H ,  PLOUCHART JEAN-OLIVIER ,  SADANA DEVENDRA K

IPC: H01L27/14 ,  H01L21/8258 ,  H01L27/15 ,  H01L29/06

Abstract: Nach einem Bilden eines ersten Grabens, der sich durch eine obere Halbleiterschicht und eine vergrabene Isolator-Schicht hindurch und in ein Handhabungssubstrat eines Halbleiter-auf-Isolator(SOI)-Substrats hinein erstreckt, wird innerhalb des ersten Grabens ein Stapel aus Material für einen dielektrischen Wellenleiter gebildet, der eine untere dielektrische Mantelschicht, eine Kernschicht sowie eine obere dielektrische Mantelschicht beinhaltet. Als nächstes wird in einem verbliebenen Teilbereich der oberen Halbleiterschicht wenigstens ein lateraler Bipolartransistor (BJT) gebildet, der aus einem pnp-BJT, einem npn-BJT oder einem Paar von komplementären pnp-BJT und npn-BJT bestehen kann. Nach einem Bilden eines zweiten Grabens, der sich durch den Stapel aus Material für den dielektrischen Wellenleiter hindurch erstreckt, um einen Teilbereich einer Bodenfläche des ersten Grabens wieder freizulegen, wird in dem zweiten Graben eine Laserdiode gebildet.

公开(公告)号：GB2516599A

公开(公告)日：2015-01-28

申请号：GB201421348

申请日：2013-04-29

Applicant: IBM ,  EGYPT NANOTECHNOLOGY CT EGNC

Inventor： AFIFY NASER D ,  ANDREONI WANDA ,  CURIONI ALESSANDRO ,  KHOMYAKOV PETR ,  KIM JEE HWAN ,  SADANA DEVENDRA K

IPC: H01L31/0216 ,  H01L31/0376

Abstract: A photovoltaic device (10a-e) is disclosed, comprising: a light absorbing material (34, 35) being an amorphous semiconductor material; and a band-stop filter structure (20) with a given stopband, the structure arranged with respect to the light absorbing material to attenuate electromagnetic radiation reaching the light absorbing material and having angular frequencies ω * within the stopband, wherein the stopband corresponds to electronic excitations h ω * from valence band tail (VBT) states of the amorphous material to conduction band tail (CBT) states of the amorphous material.

公开(公告)号：DE112012002305T5

公开(公告)日：2014-03-13

申请号：DE112012002305

申请日：2012-05-08

Applicant: IBM ,  KING ABDULAZIZ CITY SCI & TECH

Inventor： KHAYYAT MAHA M ,  SOSA CORTES NORMA E ,  SAENGER KATHERINE L ,  BEDELL STEPHEN W ,  SADANA DEVENDRA K

IPC: H01L21/30

Abstract: Es wird ein Verfahren bereitgestellt, um (i) eine zusätzliche Steuerung in einen Prozess für ein Spalling von Material einzubringen, um so sowohl die Initiierung von Rissen als auch die Ausbreitung von Rissen zu verbessern, und um (ii) den Bereich von auswahlbaren Spalling-Tiefen zu vergrößern. In einer Ausführungsform beinhaltet das Verfahren ein Bereitstellen einer Stressorschicht auf einer Oberfläche eines Grundsubstrats bei einer ersten Temperatur, welche die Raumtemperatur ist. Als Nächstes wird das Grundsubstrat, das die Stressorschicht beinhaltet, auf eine zweite Temperatur gebracht, die niedriger als Raumtemperatur ist. Das Grundsubstrat wird bei der zweiten Temperatur abgeplatzt, um eine abgeplatzte Materialschicht zu bilden. Danach wird die abgeplatzte Materialschicht auf Raumtemperatur, d. h. die erste Temperatur, zurückgebracht.

公开(公告)号：GB2503851A

公开(公告)日：2014-01-08

申请号：GB201318741

申请日：2012-05-08

Applicant: IBM

Inventor： KHAYYAT MAHA M ,  CORTES NORMA E SOSA ,  SAENGER KATHERINE L ,  BEDELL STEPHEN W ,  SADANA DEVENDRA K

IPC: H01L21/18 ,  H01L21/30

Abstract: Method to (i) introduce additional control into a material spalling process, thus improving both the crack initiation and propagation, and (ii) increase the range of selectable spalling depths are provided. In one embodiment, the method includes providing a stressor layer on a surface of a base substrate at a first temperature which is room temperature. Next, the base substrate including the stressor layer is brought to a second temperature which is less than room temperature. The base substrate is spalled at the second temperature to form a spalled material layer. Thereafter, the spalled material layer is returned to room temperature, i.e., the first temperature.

公开(公告)号：DE112012001058T5

公开(公告)日：2013-12-05

申请号：DE112012001058

申请日：2012-01-26

Applicant: IBM

Inventor： GUNAWAN OKI ,  MITZI DAVID B ,  SADANA DEVENDRA K ,  KIM JEEHWAN ,  DOROV TEODOR K

IPC: H01L31/0256

Abstract: Eine photosensitive Einheit und ein Verfahren umfassen eine obere Zelle (102), welche eine n-leitende Schicht, eine p-leitende Schicht und dazwischen eine obere eigenleitende Schicht aufweist. Eine untere Zelle (104) weist eine n-leitende Schicht, eine p-leitende Schicht und dazwischen eine untere eigenleitende Schicht auf. Die untere eigenleitende Schicht weist ein Cu-Zn-Sn-haltiges Chalkogenid (116) auf.