公开(公告)号：DE102018118251A1

公开(公告)日：2020-01-30

申请号：DE102018118251

申请日：2018-07-27

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HEINRICH ALEXANDER ,  DAECHE FRANK

IPC: H01L23/492 ,  H01L21/58

Abstract: Eine Chipanordnung (100) mit einem Träger (102), einer Metallgitteranordnung (106) mit mindestens einer Öffnung (108), wobei die Metallgitteranordnung (106) mit einem Befestigungsmaterial (104) an dem Träger (102) befestigt ist, wobei die Metallgitteranordnung (106) und der Träger (102) mindestens einen Hohlraum (112) definieren, von denen jeder durch eine der mindestens einen Öffnung (108) und den Träger (102) gebildet ist, und einem elektronischen Chip (116), der in jedem von dem mindestens einen Hohlraum (112) montiert ist.

公开(公告)号：DE102013113751B4

公开(公告)日：2018-12-20

申请号：DE102013113751

申请日：2013-12-10

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SCHNEEGANS MANFRED ,  WEIDGANS BERNHARD ,  MARIANI FRANCO ,  HEINRICH ALEXANDER

IPC: H01L29/06 ,  H01L21/301 ,  H01L21/58 ,  H01L21/784 ,  H01L23/28 ,  H01L23/488

Abstract: Halbleiterbauelement, das umfasst:einen Halbleiter-Chip (24), der eine erste Hauptoberfläche (12) und eine zweite Hauptoberfläche (14) umfasst, wobeidie zweite Hauptoberfläche (14) eine Rückseite des Halbleiter-Chips (24) ist, die zweite Hauptoberfläche (14) ein erstes Gebiet (30) und ein zweites Gebiet (32) umfasst, das zweite Gebiet (32) ein Randgebiet der zweiten Hauptoberfläche (14) ist und das Niveau des ersten Gebiets (30) und das Niveau des zweiten Gebiets (32) unterschiedlich sind, und wobei das Halbleiterbauelement weiterhin eine elektrisch leitfähige Schicht (18) umfasst, die auf dem ersten Gebiet (30) der zweiten Hauptoberfläche (14) des Halbleiter-Chips (24) angeordnet ist und wobei der Halbleiter-Chip (24) ein Leistungshalbleiter-Chip ist und die elektrisch leitfähige Schicht (18) mit einer rückseitigen Elektrode (40) des Leistungshalbleiter-Chips verschaltet ist.

公开(公告)号：DE102017217595A1

公开(公告)日：2018-04-05

申请号：DE102017217595

申请日：2017-10-04

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEYER THORSTEN ,  OFNER GERALD ,  SCHERL PETER ,  BRADL STEPHAN ,  MIETHANER STEFAN ,  HEINRICH ALEXANDER ,  THEUSS HORST

IPC: H01L21/50

Abstract: Ein Verfahren zum Produzieren von Halbleitervorrichtungen im Gehäuse enthält Bereitstellen einer ersten Gehäusesubstratplatte. Eine zweite Gehäusesubstratplatte wird bereitgestellt. Die erste und die zweite Gehäusesubstratplatte werden unter Verwendung eines Steuermechanismus durch eine Fertigungsstraße bewegt, die mehrere Gehäusefertigungswerkzeuge enthält. Halbleitervorrichtungen im Gehäuse vom ersten Typ werden auf der ersten Gehäusesubstratplatte gebildet, und Halbleitervorrichtungen im Gehäuse vom zweiten Typ werden auf der zweiten Gehäusesubstratplatte gebildet. Die Halbleitervorrichtung im Gehäuse vom zweiten Typ ist von der Halbleitervorrichtung im Gehäuse vom ersten Typ verschieden. Der Steuermechanismus bewegt sowohl die erste als auch die zweite Gehäusesubstratplatte auf nichtlineare Weise durch die Fertigungsstraße.

公开(公告)号：DE102009017853B4

公开(公告)日：2017-04-06

申请号：DE102009017853

申请日：2009-04-17

Applicant: INFINEON TECHNOLOGIES AG

Inventor： NIKITIN IVAN ,  HEINRICH ALEXANDER ,  LANDAU STEFAN

IPC: H01L21/58

Abstract: Verfahren, umfassend: Aufbringen einer Paste, die elektrisch leitfähige Partikel (13) umfasst, auf einer Oberfläche (11) eines Halbleiterwafers (10), wobei die Paste ein Lösungsmittel (20) umfasst, in dem die elektrisch leitfähigen Partikel (13) dispergiert sind, und wobei die elektrisch leitfähigen Partikel (13) mit einem organischen Material (19) oder einem Flussmittel (19) beschichtet sind; Erhitzen des Halbleiterwafers (10) auf eine erste Temperatur, wobei das Lösungsmittel (20) zumindest teilweise verdampft und das organische Material (19) oder das Flussmittel (19) nicht entfernt wird; Zerteilen des Halbleiterwafers (10) mit den elektrisch leitfähigen Partikeln (13), um mehrere Halbleiterchips (14) zu erhalten; Platzieren mindestens eines der mehreren Halbleiterchips (14) über einem Träger (15), wobei die elektrisch leitfähigen Partikel (13) dem Träger (15) zugewandt sind; und Erhitzen der elektrisch leitfähigen Partikel (13) auf eine zweite Temperatur, bis der mindestens eine Halbleiterchip (14) mit dem Träger (15) fest verbunden ist, wobei das organische Material (19) oder das Flussmittel (19) entfernt werden, wenn die elektrisch leitfähigen Partikel (13) erhitzt werden.

公开(公告)号：DE102010037439B4

公开(公告)日：2016-07-21

申请号：DE102010037439

申请日：2010-09-09

Applicant: INFINEON TECHNOLOGIES AG

Inventor： EDER HANNES ,  NIKITIN IVAN ,  SCHNEEGANS MANFRED ,  GOERLICH JENS ,  GUTH KARSTEN ,  HEINRICH ALEXANDER

IPC: H01L21/58 ,  H01L23/12 ,  H05K3/32

Abstract: Verfahren, umfassend: Bereitstellen eines Halbleiterchips (10), wobei Halbleitermaterial an einer ersten Oberfläche (11) des Halbleiterchips (10) exponiert ist; Platzieren des Halbleiterchips (10) über einem Träger (12), wobei die erste Oberfläche (11) dem Träger (12) zugewandt ist und elektrisch leitendes Material (13) zwischen dem Halbleiterchip (10) und dem Träger (12) angeordnet ist; und Zuführen von Wärme, um den Halbleiterchip (10) an dem Träger (12) anzubringen, wobei das elektrisch leitende Material (13) beim Zuführen der Wärme gesintert wird.

公开(公告)号：DE102014116030A1

公开(公告)日：2016-05-04

申请号：DE102014116030

申请日：2014-11-04

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HEINRICH ALEXANDER ,  GRUBER HERMANN

IPC: H01L21/60 ,  H01L21/58 ,  H01L23/48 ,  H01L25/065

Abstract: Verschiedene Ausführungsformen schaffen ein Verfahren zum Herstellen einer Verbindung zwischen einer elektrischen Komponente und einer elektronischen Komponente, wobei das Verfahren Folgendes umfasst: das Bilden einer ersten Verbindungsteilschicht auf einer elektrischen Komponente, wobei die erste Verbindungsteilschicht ein Metall umfasst und eine der elektrischen Komponente gegenüberliegende Hauptoberfläche aufweist, wobei der Hauptoberfläche eine erste Oberflächenrauheit hat; das Bilden einer zweiten Verbindungsteilschicht auf einer elektronischen Komponente, wobei die zweite Verbindungsteilschicht das Metall umfasst und eine der elektronischen Komponente gegenüberliegende Oberfläche aufweist, wobei die Oberfläche eine zweite Oberflächenrauheit hat, wobei die erste Oberflächenrauheit und die zweite Oberflächenrauheit in der gleichen Größenordnung liegen; und das Verbinden der ersten Verbindungsteilschicht und der zweiten Verbindungsteilschicht durch Inkontaktbringen derselben und Anwenden von Druck und Wärme auf die erste und die zweite Verbindungsteilschicht, die miteinander in Kontakt stehen.

公开(公告)号：DE102014115770A1

公开(公告)日：2016-05-04

申请号：DE102014115770

申请日：2014-10-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FRANK PAUL ,  JÜRSS MICHAEL ,  CHIONG YONG TAY ,  HEINRICH ALEXANDER

IPC: H01L21/58 ,  H01L21/60 ,  H01L23/495

Abstract: Es wird ein Verfahren zur Verbindung eines Substrats bereitgestellt, wobei das Substrat eine erste Hauptfläche und eine zweite Hauptfläche gegenüber der ersten Hauptfläche umfassen kann. Das Verfahren kann das Bilden mindestens eines Vorsprungs auf der ersten Hauptfläche des Substrats; Bilden eines Fixiermittels über der ersten Hauptfläche des Substrats und über dem mindestens einen Vorsprung und Anordnen des Substrats auf einem Träger umfassen. Der mindestens eine Vorsprung kann eine Oberfläche des Trägers berühren und so ausgelegt sein, dass er die erste Hauptfläche des Substrats in einem Abstand zur Berührungsfläche des Trägers hält, der einer Höhe des Vorsprungs entspricht, um dadurch einen Raum zwischen der ersten Hauptfläche des Substrats und dem Träger zu bilden. Während des Anordnens des Substrats auf dem Träger kann wenigstens ein Teil des über dem mindestens einen Vorsprung ausgebildeten Fixiermittels in den Raum zwischen der ersten Hauptfläche des Substrats und dem Träger verdrängt werden.

公开(公告)号：DE102014114982A1

公开(公告)日：2016-04-21

申请号：DE102014114982

申请日：2014-10-15

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HEINRICH ALEXANDER

IPC: H01L21/673

Abstract: Ein Verfahren zum Bilden einer Chip-Baugruppe kann das Bilden mehrerer Hohlräume in einem Träger enthalten. Das Verfahren kann ferner das Anordnen einer Die-Befestigungsflüssigkeit in jedem der Hohlräume; das Anordnen mehrerer Chips auf der Die-Befestigungsflüssigkeit, wobei jeder Chip eine Rückseitenmetallisierung und ein Rückseiten-Zwischenverbindungsmaterial, das über der Rückseitenmetallisierung angeordnet ist, umfasst, wobei das Rückseiten-Zwischenverbindungsmaterial dem Träger zugewandt ist; das Verdampfen der Die-Befestigungsflüssigkeit; und nach dem Verdampfen der Die-Befestigungsflüssigkeit das Befestigen der mehreren Chips an den Träger enthalten.

公开(公告)号：DE102015101843A1

公开(公告)日：2015-08-13

申请号：DE102015101843

申请日：2015-02-10

Applicant: INFINEON TECHNOLOGIES AG

Inventor： PALM PETTERI ,  HEINRICH ALEXANDER ,  TORWESTEN HOLGER ,  SIMBECK TOBIAS

IPC: H01L21/50 ,  H01L23/28 ,  H01L23/485

Abstract: Ein Verfahren zur Herstellung von Halbleitermodulen weist folgende Schritte auf: Bereitstellen eines Metallverbundsubstrats mit einer an einer Metallschicht befestigten Metallfolie, wobei die Metallfolie dünner als die Metallschicht ist und ein anderes Material als diese umfasst, Befestigen einer ersten Fläche von mehreren Halbleiterchips an der Metallfolie vor dem Strukturieren der Metallfolie und Einschließen der an der Metallfolie befestigten Halbleiterchips in ein elektrisch isolierendes Material. Die Metallschicht und die Metallfolie werden strukturiert, nachdem die Halbleiterchips mit dem elektrisch isolierenden Material eingeschlossen wurden, so dass Oberflächengebiete des elektrisch isolierenden Materials von der Metallfolie und der Metallschicht frei sind. Das elektrisch isolierende Material wird entlang den Oberflächengebieten, die von der Metallfolie und der Metallschicht frei sind, geteilt, um einzelne Module zu bilden.

公开(公告)号：DE102014115937A1

公开(公告)日：2015-05-07

申请号：DE102014115937

申请日：2014-11-03

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HEINRICH ALEXANDER ,  SCHERL PETER ,  HOIER MAGDALENA ,  TIMME HANS-JOERG

IPC: H01L23/49 ,  B23K20/00 ,  H01L21/60

Abstract: Ein Elektronikbauelement kann ein Halbleiterelement und einen Drahtbond, der das Halbleiterelement mit einem Substrat verbindet, umfassen. Das Verwenden eines gewebten oder gedrillten Bonddrahts kann die mechanischen und elektrischen Eigenschaften des Drahtbonds verbessern. Zudem kann es einen Kostenvorteil geben. Gewebte Bonddrähte können in einem beliebigen Elektronikbauelement verwendet werden, beispielsweise in Leistungsbauelementen oder integrierten Logikbauelementen.