公开(公告)号：CN102118919A

公开(公告)日：2011-07-06

申请号：CN201010601613.2

申请日：2010-12-20

Applicant: 瑞萨电子株式会社

Inventor： 川野连也 ,  副岛康志

IPC: H05K1/11 ,  H05K3/46 ,  H05K3/40

CPC classification number: H05K3/4682 ,  H01L21/4846 ,  H01L23/3121 ,  H01L23/3128 ,  H01L23/49811 ,  H01L23/49816 ,  H01L23/49827 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H05K3/205 ,  H05K3/4644 ,  H05K3/4647 ,  H05K2201/09481 ,  H05K2201/09563 ,  H05K2201/096 ,  H05K2201/09781 ,  H05K2201/10545 ,  H05K2201/10674 ,  Y10T29/49155 ,  H01L2924/00

Abstract: 提供了一种电子器件和电子器件的制造方法。多层布线衬底具有其中层压第一布线层和第二布线层的构造，其中，第一布线层包括形成在第一绝缘膜中且形成为暴露在第二表面侧的多个第一导电部件，第二布线层包括在与第二表面相反的侧上的第一表面侧上形成的第二绝缘膜中形成的多个第二导电部件。多个第二导电部件分别直接连接到多个第一导电部件中的任一个或通过不同的导电材料连接到多个第一导电部件中的任一个。多个第一导电部件直接连接到多个第二导电部件中的任一个或通过不同的导电材料连接到多个第二导电部件中的任一个，但是包括没有形成与连接的第二导电部件连接的电流路径的虚导电部件。

公开(公告)号：CN101341278B

公开(公告)日：2011-07-06

申请号：CN200780000835.5

申请日：2007-02-20

Applicant: 揖斐电株式会社

Inventor： 中井通 ,  川合悟

IPC: C25D5/22 ,  C25D5/16 ,  C25D7/00 ,  C25D7/06 ,  C25D17/00 ,  H05K3/42

CPC classification number: H05K3/423 ,  C25D5/02 ,  C25D5/16 ,  C25D5/22 ,  C25D7/06 ,  C25D17/005 ,  H05K3/421 ,  H05K3/429 ,  H05K2201/0394 ,  H05K2201/09563 ,  H05K2201/096 ,  H05K2203/0143 ,  H05K2203/0257 ,  H05K2203/1545

Abstract: 本发明提供一种镀敷装置及镀敷方法，该镀敷装置及镀敷方法能形成表面凹凸量为7μm以下的填孔。通过直接接触具有挠性的绝缘性接触体(18)，与以往的发泡、向基板喷射镀敷液的搅拌方法相比，能使扩散层(镀敷成分、添加剂浓度薄的区域)变薄。因此，与以往的搅拌方法相比，在除了导通孔(36)内部(凹内)以外的被镀敷表面容易多附着包含于镀敷液成分中的抑制剂。与此相对，由于导通孔(36)的内部(凹内)比扩散层的厚度厚出了导通孔(36)(凹)的深度那么多的量，因此，导通孔(36)的内部(凹内)与以往的搅拌方法同样难以附着抑制剂。因此，导通孔(36)内部(凹部)与它以外的部分相比镀敷膜成长速度快。

公开(公告)号：CN101911848A

公开(公告)日：2010-12-08

申请号：CN200880122597.X

申请日：2008-12-19

Applicant: 古河电气工业株式会社

Inventor： 座间悟 ,  大贺贤一 ,  橘昭赖

IPC: H05K3/46

CPC classification number: H05K3/4614 ,  H05K3/281 ,  H05K3/426 ,  H05K3/4617 ,  H05K3/462 ,  H05K3/4632 ,  H05K2201/0129 ,  H05K2201/035 ,  H05K2201/09563 ,  H05K2201/096 ,  H05K2203/063 ,  Y10T156/10

Abstract: 多层印刷基板(10)具备3个单面导体图案薄膜(16)，该3个单面导体图案薄膜(16)分别具有形成于具有贯通孔(11)的树脂薄膜(12)的单面的导体图案(13)、及在贯通孔(11)中与导体图案(13)一体地填充形成有导体(14)的填充贯通孔(15)。这些单面导体图案薄膜(16)以上下方向相同的方式来重叠。各单面导体图案薄膜(16)的导体图案(13)是经由填充贯通孔(15)来电连接。由于各单面导体图案薄膜(16)的导体图案(13)是经由填充贯通孔(15)来层间连接，因此层间连接可靠性高。

公开(公告)号：CN101199247B

公开(公告)日：2010-09-29

申请号：CN200680021236.7

申请日：2006-06-13

Applicant: 揖斐电株式会社

Inventor： 苅谷隆

IPC: H05K3/46 ,  H01L23/12

CPC classification number: H05K1/11 ,  H01L23/50 ,  H01L23/5383 ,  H01L23/5384 ,  H01L24/16 ,  H01L2224/131 ,  H01L2224/16 ,  H01L2224/81192 ,  H01L2224/81815 ,  H01L2924/0001 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/01012 ,  H01L2924/01019 ,  H01L2924/0102 ,  H01L2924/01025 ,  H01L2924/01046 ,  H01L2924/01057 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01084 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/30105 ,  H01L2924/30107 ,  H01L2924/3011 ,  H05K1/113 ,  H05K1/162 ,  H05K3/4602 ,  H05K3/4652 ,  H05K2201/0175 ,  H05K2201/0355 ,  H05K2201/09309 ,  H05K2201/09509 ,  H05K2201/09518 ,  H05K2201/096 ,  H05K2201/09718 ,  H05K2201/09763 ,  H05K2201/10674 ,  H01L2924/014 ,  H01L2224/13099 ,  H01L2924/00 ,  H01L2224/0401

Abstract: 本发明提供一种印刷线路板。该印刷线路板包括可安装在1个芯片上包括2个处理器核心(81A、81B)的双核处理器(80)的安装部(60)、和对应于各处理器核心(81A、81B)各自独立形成的电源线(12A、12B)、接地线(11A、11B)、第1及第2层状电容器(40A、40B)。因此，即使各处理器核心(81A、81B)的电位瞬间降低，也可以通过与其相对应的层状电容器(40A、40B)的作用抑制电位的瞬间降低，即使一个处理器核心的电压变动，该电压变动也不会影响其余的处理器核心，因此也不会产生误动作。

公开(公告)号：CN101827490A

公开(公告)日：2010-09-08

申请号：CN201010170644.7

申请日：2004-12-06

Applicant: 揖斐电株式会社

Inventor： 苅谷隆 ,  持田晶良

IPC: H05K1/00 ,  H05K1/16 ,  H05K3/46

CPC classification number: H05K1/162 ,  H05K1/0231 ,  H05K1/0271 ,  H05K1/113 ,  H05K3/4602 ,  H05K2201/0133 ,  H05K2201/0175 ,  H05K2201/0179 ,  H05K2201/0187 ,  H05K2201/09509 ,  H05K2201/09518 ,  H05K2201/09563 ,  H05K2201/096 ,  H05K2201/09718 ,  H05K2201/09763 ,  H05K2201/10522 ,  H05K2201/10734

Abstract: 多层印制线路板(10)具有：安装部(60)，把与布线图形(32)等电连接的半导体元件安装在表面上；以及层状电容器部(40)，具有陶瓷制的高电介质层(43)以及夹住该高电介质层(43)的第1和第2层状电极(41、42)，第1和第2层状电极(41、42)的一方与半导体元件的电源线连接，另一方与接地线连接。在该多层印制线路板(10)中，由于在电源线和接地线之间连接的层状电容器部(40)的高电介质层(43)是陶瓷制的，因而可增大层状电容器部(40)的静电电容。因此，即使在容易发生电位瞬时下降的状况下，也能取得充分的去耦效果。

公开(公告)号：CN101325845B

公开(公告)日：2010-08-11

申请号：CN200710306096.4

申请日：2007-12-28

Applicant: 三星电机株式会社

Inventor： 睦智秀 ,  朴俊炯 ,  金起换 ,  金成容

IPC: H05K3/46 ,  H01L23/498 ,  H01L21/48

CPC classification number: H05K3/462 ,  H05K3/4069 ,  H05K3/4602 ,  H05K3/4647 ,  H05K2201/09509 ,  H05K2201/0959 ,  H05K2201/096

Abstract: 本发明涉及一种多层印刷电路板及其制造方法，其可提高多层印刷电路板的可靠性并且可降低处理时间，进而提高生产率。该多层印刷电路板包括：通过以下步骤准备的第一基板，即，在第一绝缘层两个表面的每个表面上形成第一内电路图案、在第一绝缘层的两个表面的每个表面上层压具有第二电路图案的第二绝缘层、并且形成穿过第一绝缘层和第二绝缘层的第一过孔；通过以下步骤准备的第二基板，即，在第三绝缘层的一个表面上形成第三内电路图案、在第三绝缘层的另一表面上形成外电路图案、并且形成第二过孔；介于第一基板与第二基板之间的第四绝缘层；以及糊剂凸块。

公开(公告)号：CN101069458B

公开(公告)日：2010-04-07

申请号：CN200680001293.9

申请日：2006-07-07

Applicant: 揖斐电株式会社

Inventor： 高桥通昌 ,  三门幸信 ,  中村武信 ,  青山雅一

IPC: H05K3/46

CPC classification number: H01L23/48 ,  H01L2924/0002 ,  H05K1/115 ,  H05K3/00 ,  H05K3/4602 ,  H05K3/4652 ,  H05K2201/0352 ,  H05K2201/0394 ,  H05K2201/09563 ,  H05K2201/096 ,  H05K2201/09709 ,  H05K2201/09827 ,  Y10T29/49124 ,  H01L2924/00

Abstract: 一种多层印刷电路板，是使各绝缘层的厚度为100μm以下，并使电连接各绝缘层上的导体电路的多个导通孔做成随着从绝缘层表面起向内侧缩小直径的那样的锥形形状，具有将这些导通孔相对配置而成的多层叠加通道构造。能够抑制在落下时的冲击力等的外部应力，使绝缘基板难以发生翘起，防止导体电路的裂纹、断线等，减少安装基板的可靠性降低、耐落下性降低。

公开(公告)号：CN101640970A

公开(公告)日：2010-02-03

申请号：CN200910139956.9

申请日：2009-07-17

Applicant: 富士通株式会社

Inventor： 吉村英明 ,  尾崎德一 ,  饭田宪司 ,  阿部知行

IPC: H05K1/00 ,  H05K1/03 ,  H05K3/46

CPC classification number: H05K3/4673 ,  H05K1/0366 ,  H05K3/426 ,  H05K3/4608 ,  H05K3/4614 ,  H05K2201/0195 ,  H05K2201/0323 ,  H05K2201/0394 ,  H05K2201/09563 ,  H05K2201/096 ,  H05K2201/09809 ,  H05K2201/10378 ,  H05K2203/061

Abstract: 本发明提供一种印刷布线板，包括芯基板和多个积层。芯基板包含碳纤维。多个积层堆叠在芯基板上。积层包括绝缘层和导电布线层。绝缘层包含其中嵌入了玻璃纤维布的树脂材料。本发明可抑制导电布线层中的布线断开。

公开(公告)号：CN100571492C

公开(公告)日：2009-12-16

申请号：CN200680034942.5

申请日：2006-10-30

Applicant: 揖斐电株式会社

Inventor： 高桥通昌 ,  青山雅一

IPC: H05K3/46

CPC classification number: H05K3/4691 ,  H05K1/0218 ,  H05K3/0035 ,  H05K3/4069 ,  H05K3/4602 ,  H05K3/4652 ,  H05K3/4664 ,  H05K2201/0187 ,  H05K2201/0715 ,  H05K2201/09127 ,  H05K2201/09509 ,  H05K2201/09563 ,  H05K2201/096

Abstract: 本发明提供一种刚挠性线路板及其制造方法。在水平方向并列配置具有导体图案(132、133)的挠性基板(13)、和具有刚性的非挠性基材(112)。用含有无机材料(111a、111b、113a、113b)的绝缘层(111、113)覆盖挠性基板(13)和非挠性基材(112)、并使挠性基板(13)的至少一个部位露出。在绝缘层(111、113)上形成到达挠性基板(13)的导体图案(132、133)的通路(116、141)，利用电镀并通过通路(116、141)形成到达导体图案(132、133)的布线(117、142)。在绝缘层(111、113)之上层叠绝缘层(114、115、144、145)，形成电路(123、150)。

公开(公告)号：CN100559920C

公开(公告)日：2009-11-11

申请号：CN200680034932.1

申请日：2006-10-24

Applicant: 揖斐电株式会社

Inventor： 高桥通昌 ,  青山雅一

IPC: H05K3/46

CPC classification number: H05K3/4644 ,  H05K3/0035 ,  H05K3/4602 ,  H05K3/4652 ,  H05K3/4691 ,  H05K2201/0187 ,  H05K2201/09127 ,  H05K2201/09509 ,  H05K2201/09563 ,  H05K2201/096 ,  H05K2201/09627

Abstract: 本发明提供一种刚挠性线路板及其制造方法。在水平方向并列配置具有导体图案(132、133)的挠性基板(13)、和具有刚性的非挠性基材(112)。用绝缘层(111、113)覆盖挠性基板(13)和非挠性基材(112)、并使挠性基板(13)的至少一个部位露出。在绝缘层(111、113)上形成到达挠性基板(13)的导体图案(132、133)的通路(116、141)，利用电镀并通过通路(116、141)形成到达导体图案(132、133)的布线(117、142)。在绝缘层(111、113)之上层叠绝缘层(114、115、144、145)，形成电路(123、150)来连接布线。