公开(公告)号：KR1020130068189A

公开(公告)日：2013-06-26

申请号：KR1020110134809

申请日：2011-12-14

Applicant: 한국전자통신연구원

Inventor： 어익수 ,  김상균 ,  박문양 ,  한선호 ,  유현규

IPC: H04B1/06 ,  H04B7/04

CPC classification number: H04B1/0021 ,  H04B1/10 ,  H04B1/401 ,  H04B7/0413 ,  H04W88/06

Abstract: PURPOSE: A digital RF(Radio Frequency) receiver is provided to convert a setting variable in a single receiver structure without using a specific receiver according to a band and a mode for multiple mode reception, MIMO(Multiple Input Multiple Output) reception, and bandwidth extension reception. CONSTITUTION: An antenna unit(105) outputs a reception signal received by an antenna. An RF unit(115) outputs the reception signal by converting a digital reception signal. A digital front-end unit(155) processes the interference signal component elimination process of a neighboring band and a decimation process for the digital reception signal. Receivers comprise the antenna unit, the RF unit, and the digital front-end unit in parallel. [Reference numerals] (100) Isolator; (110) Transmission block; (130) Gain control amplifier; (140) AD converter; (150) Mixer; (160) Integer decimator; (170) DC offset compensator; (180) IQ inconsistency compensator; (190) Rational number decimator; (200) Channel selection filter

Abstract translation: 目的：提供数字RF（射频）接收机，以根据用于多模式接收的频带和模式，MIMO（多输入多输出）接收和带宽的特征来转换单个接收机结构中的设置变量，而不使用特定的接收机 延伸接收。 构成：天线单元（105）输出由天线接收的接收信号。 RF单元（115）通过转换数字接收信号来输出接收信号。 数字前端单元（155）处理相邻频带的干扰信号分量消除处理和数字接收信号的抽取处理。 接收机并行地包括天线单元，RF单元和数字前端单元。 （附图标记）（100）隔离器; （110）传动块; （130）增益控制放大器; （140）AD转换器; （150）搅拌机; （160）整数抽取器; （170）直流偏移补偿器; （180）智商不一致补偿器; （190）理性数量抽取器; （200）通道选择滤波器

公开(公告)号：KR1020120072219A

公开(公告)日：2012-07-03

申请号：KR1020100134054

申请日：2010-12-23

Applicant: 한국전자통신연구원

Inventor： 어익수 ,  김상균 ,  한선호 ,  박미정 ,  김성도 ,  쿠날 ,  유현규

IPC: H04B1/16

CPC classification number: H04B1/30 ,  H03D3/008 ,  H04L25/063

Abstract: PURPOSE: A digital radio frequency reception apparatus is provided to reduce consumption power, area, and development costs by eliminating interference signals in a reception signal outputted from a rational decimator. CONSTITUTION: A mixer(140) eliminates IF(Intermediate Frequency) signals from output signals of a digital signal converter(130). An integer decimator(150) executes the integer decimeter of the phase-separated signal. A DC(Direct Current) offset compensator(160) eliminates DC(Direct Current) component from the processed signals. An IQ mismatch compensator(170) compensates phase errors of quadrature signal and in phase signal for the signal. A rational decimator(180) executes the rational decimation of the phase compensated signal. A channel selecting filter(190) eliminates interference signal from the signal.

Abstract translation: 目的：提供一种数字射频接收装置，通过消除从理性抽取器输出的接收信号中的干扰信号来降低功耗，面积和开发成本。 构成：混合器（140）消除来自数字信号转换器（130）的输出信号的IF（中频）信号。 整数抽取器（150）执行相分离信号的整数分米。 DC（直流）偏移补偿器（160）从处理的信号中消除DC（直流）分量。 IQ失配补偿器（170）补偿信号的正交信号和相位信号的相位误差。 理性抽取器（180）执行相位补偿信号的有理抽取。 信道选择滤波器（190）消除来自该信号的干扰信号。

公开(公告)号：KR1020100063638A

公开(公告)日：2010-06-11

申请号：KR1020090063462

申请日：2009-07-13

Applicant: 한국전자통신연구원

Inventor： 한선호 ,  심재훈 ,  유현규

IPC: H04B1/06 ,  H04B1/10

CPC classification number: H04B1/12 ,  H04B1/16

Abstract: PURPOSE: A digital intensive RF receiver is provided to perform per-narrow band noise shaping of desired band, thereby it is being favorable for digital design by removing necessity of a RF tuner, when IF(Intermediate Frequency) signal or frequency band signal centered by DC(Direct Current) is transformed through sub-sampling A/D transform. CONSTITUTION: A sub-sampling A/D(Analog to Digital) converter(400) transforms RF(Radio Frequency) signal of the second filter unit to digital signal according to sub-sampling clock of clock generation unit(300). In a A/D conversion process, the sub-sampling A/D converter divides the RF signal to a plurality of frequency bands. The sub-sampling A/D converter performs a plurality of noise shaping by sub channels in the RF signal. According to a system clock, a digital processing unit(500) processes the digital signal.

Abstract translation: 目的：提供数字密集型射频接收机，以执行所需频带的每个窄带噪声整形，从而通过消除RF调谐器的必要性有利于数字设计，当IF（中频）信号或频带信号以 DC（直流）通过子采样A / D变换进行变换。 构成：子采样A / D（模拟到数字）转换器（400）根据时钟产生单元（300）的子采样时钟将第二滤波器单元的RF（射频）信号转换为数字信号。 在A / D转换处理中，副采样A / D转换器将RF信号分成多个频带。 子采样A / D转换器通过RF信号中的子信道执行多个噪声整形。 根据系统时钟，数字处理单元（500）处理数字信号。

公开(公告)号：KR1020070060615A

公开(公告)日：2007-06-13

申请号：KR1020050120416

申请日：2005-12-09

Applicant: 한국전자통신연구원

Inventor： 한선호 ,  유현규

IPC: H01L27/02

CPC classification number: H01L23/5227 ,  H01L28/10

Abstract: An integrated inductor having high performance is provided to improve noise characteristics by reducing the amount of current induced to a substrate. A ground shielding layer(20) is arranged on a substrate. A spiral metal line(30) is arranged on the ground shielding layer. An inner line width of the spiral metal line is smaller than an outer line width of the spiral metal line. The spiral metal line includes one of a circular shape, a triangular shape, a rectangular shape, and a pentagonal and more polygonal shape. The spiral metal line includes at least two or more laminated metal layers. The ground shielding layer includes a poly layer having a high resistance. The poly layer includes a pattern extended to a direction for cutting the flow of current induced to the spiral metal line.

Abstract translation: 提供具有高性能的集成电感器，以通过减少感应到衬底的电流量来改善噪声特性。 接地屏蔽层（20）布置在基板上。 螺旋金属线（30）布置在接地屏蔽层上。 螺旋状金属线的内线宽度比螺旋状金属线的外线宽度小。 螺旋状金属线包括圆形，三角形，矩形和五边形和更多边形中的一种。 螺旋状金属线包括至少两层以上的层叠金属层。 接地屏蔽层包括具有高电阻的多层。 多层包括延伸到用于切割引起螺旋金属线的电流的方向的图案。

公开(公告)号：KR100658225B1

公开(公告)日：2006-12-15

申请号：KR1020040108283

申请日：2004-12-17

Applicant: 한국전자통신연구원

Inventor： 한선호 ,  박문양 ,  유현규 ,  김천수

IPC: H04B1/40

CPC classification number: H04B1/405

Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 가변 신호처리 주파수대역을 가지는 무선 송수신 장치에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은, 무선 송수신 장치에서 주파수 합성기를 이용하여 아날로그 신호 처리부에 존재하는 다수의 공진기 중 적어도 하나를 전압제어발진기(VCO)와 동시에 제어하고, 또한, VCO의 주파수와 아날로그 신호 처리부의 공진 주파수가 유리수의 비를 갖게 함으로써, 신호 처리 주파수대역을 가변시킬 수 있게 하는, 가변 신호처리 주파수대역을 가지는 무선 송수신 장치를 제공하는데 그 목적이 있음.
3. 발명의 해결방법의 요지
본 발명은, 신호처리 주파수대역의 가변을 위한 무선 송수신 장치에 있어서, 송수신신호의 경로 상에 저잡음 증폭기(LNA), 상향/하향 믹서(UP/Down mixer), 구동 증폭기(DA), 전력 증폭기(PA)를 구비하여 아날로그 신호처리를 수행하되, 상기 각각의 구성요소는 적어도 하나 이상의 공진기를 가지는 아날로그 신호처리 수단; 상기 아날로그 신호처리 수단의 출력신호나 상기 아날로그 신호처리 수단으로 전달할 송신 데이터에 대하여 디지털 신호처리를 수행하기 위한 디지털 신호처리 수단; 및 상기 아날로그 신호처리 수단의 신호처리 주파수 대역을 가변시키기 위하여, 상기 아날로그 신호처리 수단의 공진기로, 국부발진(LO)주파수 신호 및 제어신호를 제공하기 위한 주파수 합성 수단을 포함함.
4. 발명의 중요한 용도
본 발명은 무선 송수신 장치 등에 이용됨.
무선 통신, 공진기, 주파수 합성기, 공진주파수, 공진기 제어, PLL, VCO

公开(公告)号：KR1020050063619A

公开(公告)日：2005-06-28

申请号：KR1020030095038

申请日：2003-12-22

Applicant: 한국전자통신연구원

Inventor： 한선호 ,  한진호 ,  박문양

IPC: H03B28/00

CPC classification number: H03B5/1841 ,  H03B5/1215 ,  H03B5/1228 ,  H03B5/124 ,  H03B5/1265 ,  H03B5/1293

Abstract: 본 발명은 발진기 및 주파수 합성기에 관한 발명이다. 특히 전압 제어 디지털 아날로그 발진기 및 이를 이용한 주파수 합성기에 관한 것이다.
본 발명은 아날로그 입력단에 입력되는 전압 및 디지털 입력단에 입력되는 디지털 값에 따라 출력 신호의 주파수가 변화하는 발진기, 및 간헐적으로 상기 아날로그 입력단에 입력되는 전압을 제 1 임계 전압 및 제 2 임계 전압과 대소를 비교하여, 그 결과에 따라 상기 디지털 입력단에 입력되는 디지털 값을 변화시키는 디지털 동조기를 포함하는 전압 제어 디지털 아날로그 발진기를 제공한다. 또한 이를 이용한 주파수 합성기를 제공한다.
본 발명에 의한 발진기는 및 주파수 합성기는 잡음은 적으면서도 광대역의 주파수 출력을 얻을 수 있다는 장점이 있다.

公开(公告)号：KR100415547B1

公开(公告)日：2004-01-24

申请号：KR1020010047553

申请日：2001-08-07

Applicant: 한국전자통신연구원

Inventor： 유현규 ,  이상국 ,  황남 ,  박정우 ,  이진택 ,  박문양 ,  김성도 ,  윤용식 ,  한선호 ,  김남수

IPC: H01L27/04

Abstract: PURPOSE: A high-Q poly-to-poly capacitor structure for RF ICs is provided to reduce an area of a lower electrode plate to lower parasitic capacitance by using an interdigit structure. CONSTITUTION: A lower electrode plate(23) of a capacitor is formed on a silicon substrate(21). The lower electrode plate(23) is formed with the first polysilicon layer. An upper electrode plate(25) is formed on the lower electrode plate(23). The upper electrode plate(25) is formed with the second polysilicon layer. The upper electrode plate(25) is connected with the first metal layer(28) through a plurality of contacts(27). A contact/the first metal layer/via layer(27/28/29) are sequentially laminated on the lower electrode plate(23). The second metal layer(31) is connected with the via layer(29). The first and the second metal layers(28,31) are connected to each other by using the via layer(29). The lower electrode plate(23) and the upper electrode plate(25) are formed within silicon oxide layers(22,24,26,30). The contact(29) and the first metal layer(28) are formed within the silicon oxide layers(22,24,26,30).

Abstract translation: 目的：提供用于RF IC的高Q多对多电容器结构，以通过使用叉指结构来减小下电极板的面积以降低寄生电容。 构成：在硅基板（21）上形成电容器的下部电极板（23）。 下电极板（23）形成有第一多晶硅层。 上电极板（25）形成在下电极板（23）上。 上电极板（25）形成有第二多晶硅层。 上电极板（25）通过多个触点（27）与第一金属层（28）连接。 接触/第一金属层/通孔层（27/28/29）顺序层叠在下电极板（23）上。 第二金属层（31）与通孔层（29）连接。 第一和第二金属层（28,31）通过使用通孔层（29）彼此连接。 下电极板（23）和上电极板（25）形成在氧化硅层（22,24,26,30）内。 触点（29）和第一金属层（28）形成在氧化硅层（22,24,26,30）内。

公开(公告)号：KR1020030039720A

公开(公告)日：2003-05-22

申请号：KR1020010070752

申请日：2001-11-14

Applicant: 한국전자통신연구원

Inventor： 유현규 ,  한선호 ,  박문양 ,  박필재 ,  김남수 ,  김천수 ,  김성도 ,  윤용식

IPC: H01P1/15

CPC classification number: H03H7/0115 ,  H03H2001/0085

Abstract: PURPOSE: A high frequency integrated circuit and an integrated type high frequency semiconductor device are provided to achieve improved performance of the integrated circuit and improved yield rate by allowing for trimming of the high frequency integrated circuit. CONSTITUTION: A high frequency integrated circuit comprises a plurality of inductors(L2 to L2n) serially connected between a high frequency input terminal(RFin) and a high frequency output terminal(RFout); a plurality of capacitors(C1 to C2n+1) having ends connected to the connection nodes between the inductors; a switching unit connected to the other ends of the capacitors and a ground terminal; and a feedback control unit(21) for forming a loop for feeding back the signal output from the high frequency output terminal and controlling the switching unit. The feedback control unit includes a decoding section(52) for determining on/off operation of the switching unit; a feedback section(54) for forming a feedback loop; and a control section(53) for outputting a signal for determining on/off operation of the switching unit to the decoding section.

Abstract translation: 目的：提供高频集成电路和集成型高频半导体器件，通过允许修整高频集成电路来实现集成电路的改进性能和提高的成品率。 构成：高频集成电路包括串联连接在高频输入端（RFin）和高频输出端（RFout）之间的多个电感器（L2〜L2n）。 多个电容器（C1至C2n + 1），其端部连接到电感器之间的连接节点; 连接到电容器的另一端的开关单元和接地端子; 以及反馈控制单元（21），用于形成用于反馈从高频输出端输出的信号并控制切换单元的回路。 反馈控制单元包括用于确定开关单元的接通/断开操作的解码部分（52） 用于形成反馈回路的反馈部分（54）; 以及用于输出用于确定切换单元的接通/断开操作的信号到解码部分的控制部分（53）。

公开(公告)号：KR1020030004496A

公开(公告)日：2003-01-15

申请号：KR1020010039998

申请日：2001-07-05

Applicant: 한국전자통신연구원

Inventor： 유현규 ,  한선호 ,  박문양 ,  김성도 ,  윤용식 ,  김이섭 ,  성기혁 ,  양병도 ,  김영준

IPC: H03B28/00

CPC classification number: G06F1/0356 ,  G06F1/0328 ,  G06F2101/04 ,  G11C17/00

Abstract: PURPOSE: A ROM driving method and a digital frequency synthesizer(DDFS) using the same are provided to reduce a power consumption and a size by minimizing a size of a ROM in a digital frequency synthesizer. CONSTITUTION: When an original ROM has 2k input addresses and 2i sections, "i" is initialized as "k"(S31). A variable "q" is initialized as an output bit number of the original ROM(S32). A smallest one among q bit values is stored in a quantization ROM(S33). A difference of quantization values stored in the quantization ROM is obtained(S34). A bit number "e" bit is searched in order to store the greatest error among errors in all input addresses(S35). A total ROM size is calculated(S36). A "q" is reduced by "1" until it becomes "1"(S37). A "i" is reduced by "1" until it becomes "1"(S38). "i, q, and e" values having the smallest ROM size are searched(S39).

Abstract translation: 目的：提供使用其的ROM驱动方法和数字频率合成器（DDFS），以通过使数字频率合成器中的ROM的尺寸最小化来降低功耗和尺寸。 构成：当原始ROM具有2k个输入地址和2i个区段时，“i”被初始化为“k”（S31）。 变量“q”被初始化为原始ROM的输出位数（S32）。 q位值中的最小值存储在量化ROM中（S33）。 获得存储在量化ROM中的量化值的差异（S34）。 搜索位数“e”，以便在所有输入地址中存储错误中的最大误差（S35）。 计算总ROM大小（S36）。 A“q”减小到“1”（S37）。 A“i”减少到“1”（S38）。 搜索具有最小ROM大小的“i，q和e”值（S39）。

公开(公告)号：KR1020010064258A

公开(公告)日：2001-07-09

申请号：KR1019990062408

申请日：1999-12-27

Applicant: 한국전자통신연구원

Inventor： 김충환 ,  유현규 ,  김천수 ,  박민 ,  김성도 ,  박문양 ,  한선호 ,  윤용식

IPC: H01F5/00

Abstract: PURPOSE: A high performance active inductor is provided to be used at a low voltage, and attain impedance of an output port higher than when being used an inductor or a resistance as a load of an output port. CONSTITUTION: A condenser(C31) is connected to a gate and a source of an NMOS(m31) in parallel. A resistor(R31) is ground connected with Vdd on the gate of the NMOS(M31). A high performance active inductor is activated with a simple load without requiring an additional circuit. The active inductor supplies a DC necessary for an amplifying termination, such that any additional circuit, for example, a current source, is not needed. A higher impedance is ensured than a case when a resistor is used as a load through an optimization process.

Abstract translation: 目的：提供一种低电压使用的高性能有源电感器，其输出端口的阻抗高于使用电感器或电阻作为输出端口负载时的阻抗。 构成：电容器（C31）并联连接到NMOS（m31）的栅极和源极。 电阻（R31）与NMOS（M31）的栅极上的Vdd接地。 高性能有源电感器通过简单的负载被激活，而不需要额外的电路。 有源电感器提供放大终端所需的DC，使得不需要任何附加电路，例如电流源。 比通过优化过程使用电阻作为负载的情况下，确保更高的阻抗。