公开(公告)号：DE102009000541B4

公开(公告)日：2014-07-24

申请号：DE102009000541

申请日：2009-02-02

Applicant: INFINEON TECHNOLOGIES AG

Inventor： GUTH KARSTEN ,  HEINRICH ALEXANDER ,  JÜRSS MICHAEL ,  HABLE WOLFRAM

IPC: C23F17/00

Abstract: Verfahren zur Reduzierung der Oberflächenrauigkeit einer metallischen Oberfläche (11) eines Körpers (5, 10, 21, 22) mit folgenden Schritten: Bereitstellen eines Körpers (5, 10, 21, 22), der eine metallische Oberfläche (11) mit Erhöhungen (12) und Vertiefungen (13) aufweist; Aufbringen eines metallischen Füllmaterials (16) auf die Oberfläche (11), wobei vor dem Aufbringen des metallischen Füllmaterials (16) im Bereich der Erhöhungen (12), nicht jedoch im Bereich der Vertiefungen (13) ein Mittel (15) auf die Oberfläche (11) aufgetragen wird, welches polare und/oder polarisierbare Moleküle aufweist und welches die Anhaftung des metallischen Füllmaterials (16) an der Oberfläche (11) im Bereich des Auftrags verhindert oder zumindest verringert, wobei das Auftragen des Mittels (15) im Bereich der Erhöhungen (12) durch Anlegen einer hohen elektrischen Spannung an die Oberfläche (11) erfolgt.

公开(公告)号：DE102013109881A1

公开(公告)日：2014-03-13

申请号：DE102013109881

申请日：2013-09-10

Applicant: INFINEON TECHNOLOGIES AG

Inventor： EDER HANNES ,  HEINRICH ALEXANDER ,  HESS REINHARD ,  MACKH GUNTHER ,  MAIER GABRIEL ,  MENATH MARKUS ,  UMMINGER KATHARINA

IPC: H01L21/306 ,  H01L21/283 ,  H01L21/3105 ,  H01L21/56 ,  H01L21/60 ,  H01L21/78 ,  H01L23/29 ,  H01L23/31 ,  H01L23/485

Abstract: Ein Verfahren (100) zur Herstellung einer Chipanordnung wird geschaffen, wobei das Verfahren Folgendes aufweist: Ausbilden eines Lochs in einem Träger mit mindestens einem Chip (110), wobei das Ausbilden eines Lochs im Träger Folgendes aufweist: selektives Entfernen von Trägermaterial, wodurch ein Hohlraum im Träger ausgebildet wird, Ausbilden von Passivierungsmaterial über einer oder mehreren Hohlraumwänden, die durch die selektive Entfernung des Trägermaterials freigelegt sind; selektives Entfernen eines Teils des Passivierungsmaterials und von weiterem Trägermaterial, das durch die selektive Entfernung des Passivierungsmaterials freigelegt ist, wobei ein weiterer Teil des Passivierungsmaterials über mindestens einer Hohlraumseitenwand bleibt; wobei das Verfahren ferner das anschließende Ausbilden einer Schicht über dem weiteren Teil des Passivierungsmaterials, das über der mindestens einen Hohlraumseitenwand bleibt, aufweist (120).

公开(公告)号：DE102012104948A1

公开(公告)日：2012-12-13

申请号：DE102012104948

申请日：2012-06-07

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BEHRENS THOMAS ,  EICHINGER OLIVER ,  HEINRICH ALEXANDER ,  LIM FONG ,  MENGEL MANFRED ,  NAPETSCHNIG EVELYN ,  ORSO STEFFEN ,  RIEDL EDMUND

IPC: B23K35/30

Abstract: Eine Lotlegierung wird bereitgestellt, wobei die Lotlegierung Zink, Aluminium, Magnesium und Gallium aufweist, wobei das Aluminium bezogen auf das Gewicht 8% bis 20% der Legierung ausmacht, das Magnesium bezogen auf das Gewicht 0,5% bis 20% der Legierung ausmacht und das Gallium bezogen auf das Gewicht 0,5 bis 20% der Legierung ausmacht und der Rest der Legierung Zink aufweist.

公开(公告)号：DE102008037835A1

公开(公告)日：2009-02-26

申请号：DE102008037835

申请日：2008-08-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： GALESIC IVAN ,  MAHLER JOACHIM ,  HEINRICH ALEXANDER ,  HOSSEINI KHALIL

IPC: H01L21/58 ,  H01L23/16

Abstract: An electronic component includes a metal substrate, a semiconductor chip configured to be attached to the metal substrate, and a buffer layer positioned between the metal substrate and the semiconductor chip configured to mechanically decouple the semiconductor chip and the metal substrate. The buffer layer extends across less than an entire bottom surface of the semiconductor chip.