公开(公告)号：DE10105351A1

公开(公告)日：2002-08-22

申请号：DE10105351

申请日：2001-02-05

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HEDLER HARRY ,  MEYER THORSTEN ,  VASQUEZ BARBARA

IPC: H01L23/31 ,  H01L23/485 ,  H01L23/50 ,  H01L21/60

Abstract: Electronic component comprises semiconductor chip (3) with intermediate connecting structure (12). Connecting structure has wiring pattern (8) of conducting pathways arranged on insulating layer (7). Pattern is arranged below elastomeric protective layer (11) which has embedded elastomeric elements (10) arranged directly on insulating layer. Electronic component comprises a semiconductor chip (3) with an intermediate connecting structure (12) on its active surface (4). The connecting structure has a wiring pattern (8) of conducting pathways arranged on an insulating layer (7). The pattern is arranged below an elastomeric protective layer (11) which has embedded elastomeric elements (10) arranged directly on the insulating layer. The elastomeric elements protrude from the protective layer and are electrically connected to the conducting pathways. An independent claim is also included for a process for the production of an electronic component.

公开(公告)号：DE10014300A1

公开(公告)日：2001-10-04

申请号：DE10014300

申请日：2000-03-23

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HEDLER HARRY ,  MEYER THORSTEN

IPC: H01L21/56 ,  H01L21/60 ,  H01L23/485 ,  H01L23/50

Abstract: The invention relates to a semiconductor element, comprising a semiconductor chip which has at least one contact pad on a first main side and a protective layer which does not cover the at least one contact pad. The semiconductor element can be connected to a substrate by means of flip-chip contacting. Bumps are provided on the first main side, said bumps being at least partially connected to the at least one contact pad by printed conductors provided on the protective layer. The raised parts can be produced either with printable materials or by multiple galvanisation of the printed conductor ends lying opposite the contact pads.

公开(公告)号：DE102020130617B4

公开(公告)日：2025-03-06

申请号：DE102020130617

申请日：2020-11-19

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEYER THORSTEN ,  GRUBER MARTIN ,  SCHARF THORSTEN

IPC: H01L23/538 ,  H01L21/60 ,  H01L23/31 ,  H01L23/482 ,  H01L23/495 ,  H01L25/16

Abstract: Halbleiterpackage, umfassend:einen Nicht-Leistungschip (2), der einen ersten elektrischen Kontakt (4) umfasst, der bei einer ersten Hauptoberfläche des Nicht-Leistungschips (2) angeordnet ist;einen Leistungschip (8), der einen zweiten elektrischen Kontakt (10) umfasst, der bei einer zweiten Hauptoberfläche des Leistungschips (8) angeordnet ist;eine erste elektrische Umverteilungsschicht (14), wobei die erste elektrische Umverteilungsschicht (14) dazu ausgelegt ist, eine elektrische Kopplung zwischen dem ersten elektrischen Kontakt (4) und einem ersten externen elektrischen Kontakt (16) des Halbleiterpackages bereitzustellen; undeine zweite elektrische Umverteilungsschicht (18), wobei die zweite elektrische Umverteilungsschicht (18) dazu ausgelegt ist, eine elektrische Kopplung zwischen dem zweiten elektrischen Kontakt (10) und einem zweiten externen elektrischen Kontakt (20) des Halbleiterpackages bereitzustellen,wobei die zweite elektrische Umverteilungsschicht (18) eines von einem Anschlussleiter (50) eines Leiterrahmens (48), einem Sockel (54) eines strukturierten Metallblatts (52), einer leitfähigen Säule (70) umfasst,wobei, wenn in einer ersten Richtung senkrecht zu mindestens einer von der ersten Hauptoberfläche oder der zweiten Hauptoberfläche gemessen, eine maximale Dicke von mindestens einem Abschnitt der ersten elektrischen Umverteilungsschicht (14) kleiner ist als eine maximale Dicke der zweiten elektrischen Umverteilungsschicht (18), undwobei die zweite Hauptoberfläche dem zweiten externen elektrischen Kontakt (20) zugewandt ist.

公开(公告)号：DE102019127791B4

公开(公告)日：2022-09-01

申请号：DE102019127791

申请日：2019-10-15

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SINGER FRANK ,  GRUBER MARTIN ,  MEYER THORSTEN ,  SCHARF THORSTEN ,  STROBEL PETER ,  WOETZEL STEFAN

IPC: H01L23/31 ,  H01L21/302 ,  H01L21/56

Abstract: Ein Package (100), wobei das Package (100) aufweist:• ein Substrat (102) mit mindestens einer ersten Aussparung (104) an einer Vorderseite (106) und mindestens einer zweiten Aussparung (108) an einer Rückseite (110), wobei das Substrat (102) durch die mindestens eine erste Aussparung (104) und die mindestens eine zweite Aussparung (108) in eine Mehrzahl separater Substratabschnitte (112) separiert ist;• ein elektronisches Bauteil (114), das an der Vorderseite (106) des Substrats (102) montiert ist; und• ein einziges Verkapselungsmittel (124), das mindestens einen Teil der mindestens einen ersten Aussparung (104) und mindestens einen Teil der mindestens einen zweiten Aussparung (108) füllt;• wobei das Verkapselungsmittel (124) Seitenwände (130) von mindestens einem der Substratabschnitte (112) entlang mindestens eines Teils einer vertikalen Erstreckung (D) des besagten mindestens einen Substratabschnitts (112) vollumfänglich umgibt, ohne durch den besagten mindestens einen Substratabschnitt (112) entlang einer gesamten vertikalen Erstreckung (d) unterbrochen zu werden, über welche hinweg das Verkapselungsmittel (124) den besagten mindestens einen Substratabschnitt (112) umgibt;• wobei das Package (100) eine Verbindungsstruktur (116) aufweist, welche die elektronische Komponente (114) mit zumindest zwei der separaten Substratabschnitte (112) verbindet und die zumindest zwei Substratabschnitte (112) zusammenhält.

公开(公告)号：DE102017217595B4

公开(公告)日：2022-04-14

申请号：DE102017217595

申请日：2017-10-04

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEYER THORSTEN ,  OFNER GERALD ,  SCHERL PETER ,  BRADL STEPHAN ,  MIETHANER STEFAN ,  HEINRICH ALEXANDER ,  THEUSS HORST

IPC: H01L21/58 ,  H01L21/50 ,  H01L21/677

Abstract: Verfahren zum Produzieren von Halbleitervorrichtungen im Gehäuse, wobei das Verfahren Folgendes umfasst:Bereitstellen einer ersten Gehäusesubstratplatte;Bereitstellen einer zweiten Gehäusesubstratplatte; undBewegen der ersten und der zweiten Gehäusesubstratplatte durch eine Fertigungsstraße, die mehrere Gehäusefertigungswerkzeuge umfasst, unter Verwendung eines Steuermechanismus,wobei Halbleitervorrichtungen im Gehäuse vom ersten Typ auf der ersten Gehäusesubstratplatte gebildet werden und Halbleitervorrichtungen im Gehäuse vom zweiten Typ auf der zweiten Gehäusesubstratplatte gebildet werden, wobei die Halbleitervorrichtungen im Gehäuse vom zweiten Typ ein anderer Gehäusetyp sind als die Halbleitervorrichtungen im Gehäuse vom ersten Typ, undwobei der Steuermechanismus sowohl die erste als auch die zweite Gehäusesubstratplatte durch die Fertigungsstraße auf nichtlineare Weise bewegt.

公开(公告)号：DE102014114230B4

公开(公告)日：2021-10-07

申请号：DE102014114230

申请日：2014-09-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： DECKER STEFAN ,  MEYER THORSTEN ,  ZINK ROBERT ,  LANZERSTORFER SVEN GUSTAV

IPC: H01L29/78 ,  H01L21/283 ,  H01L21/331 ,  H01L21/336 ,  H01L29/06 ,  H01L29/739

Abstract: Halbleitervorrichtung (100) mit einem Halbleiterkörper (200), der Feldeffekttransistor-Zellen (300) mit isoliertem Gate aufweist, wobei wenigstens eine der Feldeffekttransistor-Zellen (300) mit isoliertem Gate aufweist:eine Sourcezone (310) eines ersten Leitfähigkeitstyps,eine Bodyzone (320) eines zweiten, komplementären Leitfähigkeitstyps,eine Driftzone (330) des ersten Leitfähigkeitstyps undeine Trenchgatestruktur (340), die sich in den Halbleiterkörper (200) durch die Bodyzone (320) längs einer vertikalen Richtung erstreckt und eine von dem Halbleiterkörper (200) durch ein Trenchdielektrikum (344) getrennte Gateelektrode (342) aufweist, wobei das Trenchdielektrikum (344) einen Sourcedielektrikumteil (346), der zwischen der Gateelektrode (342) und der Sourcezone (310) gelegen ist, und einen Gatedielektrikumteil (348), der zwischen der Gateelektrode (342) und der Bodyzone (320) gelegen ist, aufweist,wobei das Verhältnis einer maximalen Dicke des Sourcedielektrikumteiles (346) längs einer lateralen Richtung und der minimalen Dicke des Gatedielektrikumteiles (348) längs der lateralen Richtung wenigstens 1,5 ist, und wobei die minimale Dicke des Gatedielektrikumteiles (348) höchstens 20 nm und die maximale Dicke des Sourcedielektrikumteiles (346) wenigstens 10 nm ist, undwobei die Bodyzone (320) ein Nettodotierstoffkonzentrationsspitzenprofil längs der vertikalen Richtung hat, das von der Spitze zu der Sourcezone (310) und das von der Spitze zu der Driftzone abfällt.

公开(公告)号：DE102015121044B4

公开(公告)日：2020-02-06

申请号：DE102015121044

申请日：2015-12-03

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEYER THORSTEN ,  PRESSEL KLAUS ,  MACIEJ WOJNOWSKI

IPC: H01L23/48 ,  H01L21/28

Abstract: Anschlussblock (600), umfassend:• ein Kapselungsmittel (400);• mindestens eine erste elektrisch leitfähige Durchkontaktierung (602), die durch das Kapselungsmittel (400) von einer ersten Fläche (606) des Kapselungsmittels (400) zu einer zweiten Fläche (608) des Kapselungsmittels (400) verläuft;• mindestens eine zweite elektrisch leitfähige Durchkontaktierung (604), die sich entlang einer äußeren dritten Fläche (610) des Kapselungsmittels (400) von der ersten Fläche (606) des Kapselungsmittels (400) zu der zweiten Fläche (608) des Kapselungsmittels (400) erstreckt;• wobei die mindestens eine erste elektrisch leitfähige Durchkontaktierung (602) als mindestens ein Abschnitt von mindestens einem aus der Gruppe, bestehend aus einem Leadframe und einer strukturierten elektrisch leitfähigen Platte mit einer Mehrzahl von parallelen Rippen, konfiguriert ist;• wobei die mindestens eine zweite elektrisch leitfähige Durchkontaktierung (604) als mindestens eine aus der Gruppe bestehend aus elektroplattierten Strukturen und gesputterten Strukturen konfiguriert ist; und• wobei eine Querschnittsfläche (A1) der mindestens einen ersten elektrisch leitfähigen Durchkontaktierung (602) größer ist als eine Querschnittsfläche (A2) der mindestens einen zweiten elektrisch leitfähigen Durchkontaktierung (604) in einer Ebene senkrecht zu einer Richtung, die von der ersten Fläche (606) des Kapselungsmittels (400) zu der zweiten Fläche (608) des Kapselungsmittels (400) verläuft.

公开(公告)号：DE102019118691A1

公开(公告)日：2020-01-16

申请号：DE102019118691

申请日：2019-07-10

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HAMMERSCHMIDT DIRK ,  HARTNER WALTER ,  LODERMEYER JOHANNES ,  MARIOTTI CHIARA ,  MEYER THORSTEN ,  WOJNOWSKI MACIEJ

IPC: H01L23/66 ,  H01L23/482 ,  H01P3/16 ,  H01Q23/00

Abstract: Ein Halbleiterbauelement umfassend ein Gehäuse einer integrierten Schaltung (IC) und einen Kunststoff-Wellenleiter. Das IC-Gehäuse umfasst einen Halbleiterchip; und eine eingebettete Antenne, die innerhalb einer Redistributionsschicht (RDL) gebildet ist, die mit dem Halbleiterchip gekoppelt ist, wobei die RDL ausgebildet ist, um ein Radiofrequenz- (RF-) Signal zwischen dem Halbleiterchip und der eingebetteten Antenne zu transportieren. Der Kunststoff-Wellenleiter ist an dem IC-Gehäuse angebracht und ausgebildet, um das RF-Signal zwischen der eingebetteten Antenne und außerhalb des IC-Gehäuses zu transportieren.

公开(公告)号：DE102013107761B4

公开(公告)日：2018-03-01

申请号：DE102013107761

申请日：2013-07-19

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEYER THORSTEN ,  MEISER ANDREAS

IPC: H01L23/62 ,  H01L21/336 ,  H01L27/06 ,  H01L29/78 ,  H01L29/861

Abstract: Halbleitervorrichtung, aufweisend: ein Transistorzellgebiet (122a, 122b) in einem Halbleiterkörper (104) eines ersten Leitfähigkeitstyps, einen ersten Trench (102) in dem Transistorzellgebiet (122a, 122b) zwischen Transistorzellen, wobei der erste Trench (102) sich in den Halbleiterkörper (104) von einer ersten Seite (106) erstreckt und eine pn-Übergangdiode (118, 120) aufweist, die elektrisch mit dem Halbleiterkörper (104) an einer Seitenwand (114a, 114b) gekoppelt ist, und eine Durchbruchspannung der pn-Übergangdiode (118, 120) kleiner ist als eine Durchbruchspannung zwischen einem Bodybereich (130) und einer Driftzone der Transistorzellen.

公开(公告)号：DE102008028072B4

公开(公告)日：2018-01-11

申请号：DE102008028072

申请日：2008-06-12

Applicant: INFINEON TECHNOLOGIES AG

Inventor： POHL JENS ,  BRUNNBAUER MARKUS ,  ESCHER-POEPPEL IRMGARD ,  MEYER THORSTEN

IPC: H01L21/56

Abstract: Verfahren, aufweisend: Anordnen eines ersten Halbleiterchips (101) auf einem Träger (119), wobei eine aktive Hauptoberfläche des ersten Halbleiterchips (101) dem Träger (119) zugewandt ist; Bedecken des ersten Halbleiterchips (101) mit einer Pressmasse (102), wobei die dadurch erzeugte Pressmassenschicht (102) eine erste Hauptfläche (105) und eine der ersten Hauptfläche (105) gegenüber liegende zweite Hauptfläche (104) aufweist; Entfernen des Trägers (119) nach dem Bedecken des ersten Halbleiterchips (101) mit der Pressmasse (102); Abscheiden einer Maskierschicht (120) auf der aktiven Hauptoberfläche des ersten Halbleiterchips (101) nach dem Entfernen des Trägers (119); Ausbilden eines Durchgangslochs (103) in der Pressmasse (102); Abscheiden einer Metallschicht (121) gleichzeitig auf der ersten und zweiten Hauptfläche (104, 105) der Pressmassenschicht (102); Entfernen der Maskierschicht (120) nach dem Abscheiden der Metallschicht (121); und Abscheiden eines Lötmaterials (106) in das Durchgangsloch (103).