公开(公告)号：KR1020090065118A

公开(公告)日：2009-06-22

申请号：KR1020070132567

申请日：2007-12-17

Applicant: 한국전자통신연구원

Inventor： 정우석 ,  황치선 ,  추혜용 ,  조경익

IPC: H01L29/772 ,  B82Y10/00

CPC classification number: H01L51/0048 ,  H01L51/0003

Abstract: A transparent electronic device using a CNT(Carbon Nano Tube) and a manufacturing thereof are provided to enhance stability in atmospheric moisture and a manufacturing process such as a thermal process by forming a channel with a single wall CNT. A CNT channel(120) is formed between a source and a drain(150). A transparent electrode is formed at an upper part of the source and an upper part of the drain. A gate(180) is formed on an upper part of the transparent electrode. The CNT channel is coated with the PSG (Phosphorous Silicate Glass) and SWCNT(Single-Walled Carbon Nano Tube), and a single wall CNT. The CNT channel is coated with BSG (Boron Silicate Glass) and SWCNT.

Abstract translation: 提供使用CNT（碳纳米管）和其制造的透明电子装置，以通过用单壁CNT形成通道来提高大气中的水分的稳定性和诸如热处理的制造过程。 在源极和漏极（150）之间形成CNT沟道（120）。 在源极的上部和漏极的上部形成透明电极。 在透明电极的上部形成有栅极（180）。 CNT通道涂覆有PSG（磷酸硅酸盐玻璃）和SWCNT（单壁碳纳米管）和单壁CNT。 CNT通道涂有BSG（硅酸钠玻璃）和SWCNT。

公开(公告)号：KR100857455B1

公开(公告)日：2008-09-08

申请号：KR1020070037301

申请日：2007-04-17

Applicant: 한국전자통신연구원

Inventor： 박상희 ,  황치선 ,  추혜용 ,  조경익

IPC: H01L29/786

CPC classification number: H01L29/7869 ,  H01L29/66742 ,  H01L29/78696

Abstract: A method for fabricating a thin film transistor by forming and patterning a protection layer on an oxide semiconductor layer is provided to improve performance of a thin film transistor by protecting an interface between the oxide semiconductor layer and a protective insulating layer. A source/drain electrode(2) is formed on a substrate(1). An oxide semiconductor layer(3) is formed on the substrate including the source/drain electrode. A protective insulating layer(4) for protecting the oxide semiconductor layer is deposited on the oxide semiconductor layer by using ALD(Atomic Layer Deposition) method. The semiconductor layer and the protective insulating layer are patterned simultaneously. A gate insulating layer(5) is formed on the patterned protective insulating layer. A gate electrode(6) is formed on the gate insulating layer.

Abstract translation: 提供了通过在氧化物半导体层上形成和图案化保护层来制造薄膜晶体管的方法，以通过保护氧化物半导体层和保护绝缘层之间的界面来改善薄膜晶体管的性能。 源极/漏极（2）形成在基板（1）上。 在包括源极/漏极的基板上形成氧化物半导体层（3）。 用于保护氧化物半导体层的保护绝缘层（4）通过使用ALD（原子层沉积）方法沉积在氧化物半导体层上。 同时对半导体层和保护绝缘层进行图案化。 栅极绝缘层（5）形成在图案化保护绝缘层上。 栅电极（6）形成在栅极绝缘层上。

公开(公告)号：KR100769042B1

公开(公告)日：2007-10-22

申请号：KR1020060044929

申请日：2006-05-19

Applicant: 한국전자통신연구원

Inventor： 문재경 ,  조경익 ,  김해천 ,  장우진 ,  임종원 ,  지홍구 ,  안호균

IPC: C25D5/54

Abstract: 본 발명은 전기도금법에 의한 골드 범프 및 그 제조 방법에 관한 것이다. 본 발명은 기판 상에 위치하며 골드로 이루어진 씨드 금속층과, 씨드 금속층 상부에 위치하는 도금 범프층, 및 도금 범프층 상부에 위치하며 저융점 금속에 기초하여 형성된 돔 형태의 골드-리치 공정 합금을 포함하는 골드 범프 구조를 제공하며, 전기도금된 골드 범프의 표면에 주석을 도금하거나 진공증착한 후 환류 열처리에 의하여 돔 형태의 골드-리치 골드-주석 공정 합금을 형성하는 골드 범프 제조 방법을 제공한다. 본 발명에 의하면, 원형 웨이퍼 또는 유리 기판에서 위치에 따른 도금 범퍼의 두께 차이를 대폭 줄일 수 있어 패키징 공정의 균일도를 향상시킬 수 있다.
골드 범프, gold bump, 칩-온-글라스, Chip-On-Glass, 공정합금, eutectic alloy, 환류 열처리, reflow heating

公开(公告)号：KR100651627B1

公开(公告)日：2006-12-01

申请号：KR1020050113486

申请日：2005-11-25

Applicant: 한국전자통신연구원

Inventor： 전동석 ,  조경익 ,  이홍열 ,  김동영 ,  이상석

IPC: H01P1/207

Abstract: A dielectric waveguide filter with a cross coupling is provided to guarantee a simple manufacturing process and increase yield in mass production by making a size of each via in the dielectric waveguide filter equally and using a simple conductive pattern. In a dielectric waveguide filter with a cross coupling, a dielectric substrate is formed as a multi-layered structure and includes first and second ground faces(160,760) at the highest and the lowest faces respectively. First, second, and third waveguide resonators(230,240,530) are placed on each upper face of a plurality of layers in the multi-layered structure. A plurality of transformers(130,140) transfers a signal between an input/output ports(110,120) and the first and third waveguide resonators(230,530). A first via(170) is provided to form the first, second, and third waveguide resonators(230,240,530). A second via is placed at a boundary between the first waveguide resonator(230) and the third waveguide resonator(530).

Abstract translation: 提供一种具有交叉耦合的介质波导滤波器，以通过使介电波导滤波器中的每个通孔的尺寸均等并且使用简单的导电图案来保证简单的制造工艺并且提高批量生产中的产量。 在具有交叉耦合的电介质波导滤波器中，电介质基板形成为多层结构，并且分别在最高和最低的面处包括第一和第二接地面（160,760）。 第一，第二和第三波导谐振器（230,240,530）被放置在多层结构中的多个层的每个上表面上。 多个变压器（130,140）在输入/输出端口（110,120）与第一和第三波导谐振器（230,530）之间传输信号。 提供第一通孔（170）以形成第一，第二和第三波导谐振器（230,240,530）。 第二通孔被放置在第一波导谐振器（230）和第三波导谐振器（530）之间的边界处。

公开(公告)号：KR100593304B1

公开(公告)日：2006-06-26

申请号：KR1020040057043

申请日：2004-07-22

Applicant: 한국전자통신연구원

Inventor： 남은수 ,  김호영 ,  오명숙 ,  정동윤 ,  홍선의 ,  조경익

IPC: H01L29/737

Abstract: 본 발명은 광전집적 수신회로 칩의 제조방법에 관한 것으로, 보다 상세하게는 선택적 결정 성장법을 이용하여 도파로형 광검출기의 광흡수층 두께를 이종접합 바이폴라 트랜지스터의 컬렉터층 두께보다 두껍게 성장함과 아울러 반절연 InP 기판 상부에 도파로형 광검출기와 이종접합 바이폴라 트랜지스터를 단일 칩으로 집적화함으로써, 광전변환 효율이 높고 초고속 특성을 갖는 도파로형 광검출기를 간단하게 구현할 수 있도록 한 광전집적 수신회로 칩의 제조방법에 관한 것이다.
광통신 시스템, 광전집적 수신회로, 도파로형 광검출기, 이종접합 바이폴라 트랜지스터, 절연층 패턴

公开(公告)号：KR100549445B1

公开(公告)日：2006-02-07

申请号：KR1019990031401

申请日：1999-07-30

Applicant: 한국전자통신연구원

Inventor： 허진 ,  백문철 ,  최성율 ,  한기평 ,  조경익

IPC: G11B7/26

Abstract: 본 발명은 근접광과 기록매체의 상호작용을 이용한 새로운 읽기/쓰기 방식의 정보기록판독장치에 관한 것이다.
이러한 고집적 고속 정보기록판독장치는, 기록매체 표면과 인접하여 이동 가능한 슬라이더와; 상기 슬라이더에 장착되고 상기 기록매체의 국소부에 인접한 탐침; 상기 기록매체의 읽기 또는 쓰기 동작시 상기 기록매체의 국소부를 포함하는 영역에 전자기파를 조사하는 조사장치; 상기 기록매체의 쓰기 동작시 쓰기에너지를 생성하는 쓰기에너지 생성장치; 상기 슬라이더에 장착되고 상기 쓰기에너지를 상기 기록매체의 국소부에 전달하여 상기 기록매체의 국소부를 물리적으로 변화시켜서 쓰기 작용을 하는 쓰기에너지 전달물체; 및 상기 기록매체의 읽기 동작시 상기 탐침을 통해 상기 기록매체의 국소부에서 출력되는 전자기파의 물리적인 변화를 검출하여 읽기 작용을 하는 검출기를 포함한다.

公开(公告)号：KR1020050037886A

公开(公告)日：2005-04-25

申请号：KR1020030073166

申请日：2003-10-20

Applicant: 한국전자통신연구원

Inventor： 주철원 ,  민병규 ,  이경호 ,  김성일 ,  이종민 ,  강영일 ,  남은수 ,  조경익

IPC: H01L21/28

Abstract: 본 발명은 리프트오프 방법을 이용함에 따른 재현성 저하를 개선시키는데 적합한 화합물반도체소자의 금속배선 형성 방법을 제공하기 위한 것으로, 본 발명은 기판 상부에 접착력 강화를 위한 티타늄(Ti)과 전기도금을 위한 시드 역할을 하는 금(Au)을 순차적으로 형성하는 단계, 상기 금(Au) 상에 금속배선예정영역을 오픈시키는 감광막패턴을 형성하는 단계, 상기 금속배선예정영역에 금속배선 역할을 하는 금(Au)을 전기도금법으로 형성하는 단계, 상기 감광막패턴을 제거하는 단계, 및 상기 티타늄, 금 및 금속배선용 금의 순서로 적층된 금속배선구조를 형성하기 위해 불산용액을 이용하여 습식식각하는 단계를 포함하여, 리프트오프방법이 아닌 습식식각법을 이용하므로써 재현성이 우수하면서 깨끗한 금속배선을 형성할 수 있는 효과가 있다.

公开(公告)号：KR100449071B1

公开(公告)日：2004-09-18

申请号：KR1020010086834

申请日：2001-12-28

Applicant: 한국전자통신연구원

Inventor： 조영래 ,  김도형 ,  안성덕 ,  송윤호 ,  이진호 ,  조경익

IPC: H01J1/304 ,  C01B31/02

CPC classification number: H01J1/3048 ,  H01J9/025 ,  Y10S977/939

Abstract: The present invention relates to a cathode for use in a field emission device. In a triode-type cathode for use in an electron emission device being a core component constituting a field emission device, the present invention includes forming a catalytic layer at the sidewall of a gate hole and then growing an emitter in the catalytic layer, thus uniformly distributing an electric field generated by a voltage applied to a gate electrode over the emitter. Therefore, the present invention can improve the brightness contrast at a low anode voltage and also can control electrons emitted from the emitter only with the gate voltage.

Abstract translation: 本发明涉及用于场致发射装置的阴极。 在用于构成场发射器件的核心部件的电子发射器件中的三极型阴极中，本发明包括在栅极孔的侧壁上形成催化层，然后在催化剂层中生长发射极，从而均匀地 将由施加到栅极的电压产生的电场分布在发射极上。 因此，本发明可以在低阳极电压下提高亮度对比度，并且还可以仅用栅极电压来控制从发射器发射的电子。

公开(公告)号：KR1020040054435A

公开(公告)日：2004-06-25

申请号：KR1020020081473

申请日：2002-12-18

Applicant: 한국전자통신연구원

Inventor： 강동민 ,  윤형섭 ,  김해천 ,  조경익

IPC: H03F3/189

CPC classification number: H03F3/605

Abstract: PURPOSE: An ultrahigh frequency power amplifier is provided to improve a characteristic of undesired gain and a characteristic of input reflection loss in a low frequency band by using a sub-feedback circuit, an RC parallel circuit, and a shunt resistor. CONSTITUTION: An ultrahigh frequency power amplifier includes a first and a second driving amplifier, a first and a second matching circuit, and a power amplifier. The first and the second driving amplifiers(220,222) include a power element, a gate and a drain bias circuit of the power element, an RC parallel circuit connected between the gate of the power element and an input port, a shunt resistor connected between the gate of the power element and the ground, and a sub-feedback circuit connected in parallel to the power element. The first and the second intermediate matching circuits(208,210) are connected to the first and the second driving amplifiers. The power amplifier(224) includes a power distributor, plural power elements, plural gate and drain bias circuits of the power elements, RC parallel circuits connected between the gates of the power elements and the intermediate matching circuits, and a shut resistor connected the gates of the power elements and the ground.

Abstract translation: 目的：提供超高频功率放大器，通过使用子反馈电路，RC并联电路和分流电阻来提高低频带中不希望增益的特性和输入反射损耗的特性。 构成：超高频功率放大器包括第一和第二驱动放大器，第一和第二匹配电路以及功率放大器。 第一和第二驱动放大器（220,222）包括功率元件的功率元件，栅极和漏极偏置电路，连接在功率元件的栅极和输入端口之间的RC并联电路，连接在功率元件 功率元件和接地的栅极，以及与功率元件并联连接的子反馈电路。 第一和第二中间匹配电路（208,210）连接到第一和第二驱动放大器。 功率放大器（224）包括功率分配器，多个功率元件，功率元件的多个栅极和漏极偏置电路，连接在功率元件的栅极和中间匹配电路之间的RC并联电路，以及连接到栅极 的功率元件和地面。

公开(公告)号：KR1020040044615A

公开(公告)日：2004-05-31

申请号：KR1020020072689

申请日：2002-11-21

Applicant: 한국전자통신연구원

Inventor： 민병규 ,  김성일 ,  이종민 ,  이경호 ,  주철원 ,  조경익 ,  강영일

IPC: H01L29/737

Abstract: PURPOSE: A heterojunction bipolar transistor having an emitter ledge and a fabricating method thereof are provided to form correctly a size of the emitter ledge by using the remaining emitter layer of the desired thickness as an emitter ledge layer. CONSTITUTION: A sub-collector layer(205), a collector layer, a base layer, an emitter layer, and an emitter cap layer are continuously grown on a chemical compound semiconductor substrate(200). An emitter electrode(230) is formed on the emitter cap layer. An emitter mesa is defined by etching the emitter cap layer and a part of the emitter layer. A dielectric layer(250) is formed on the entire surface of the chemical compound semiconductor substrate including a lateral side of the emitter mesa. An emitter ledge is formed and a base layer is exposed by etching the dielectric layer and the remaining emitter layer. A base electrode(270) is formed on the exposed base layer. A base-collector mesa(280) is formed by etching the dielectric layer, the remaining emitter layer, the base layer, and the collector layer. A collector electrode(290) is formed on the sub-collector layer.

Abstract translation: 目的：提供具有发射极壁的异质结双极晶体管及其制造方法，以通过使用所需厚度的剩余发射极层作为发射极壁缘层，正确地形成发射极壁的尺寸。 构成：在化合物半导体衬底（200）上连续生长副集电极层（205），集电极层，基极层，发射极层和发射极覆盖层。 发射极电极（230）形成在发射极盖层上。 通过蚀刻发射极盖层和发射极层的一部分来限定发射极台面。 在包括发射极台面的侧面的化合物半导体衬底的整个表面上形成介电层（250）。 形成发射极壁，并且通过蚀刻介电层和剩余的发射极层来暴露基底层。 在露出的基底层上形成基极（270）。 通过蚀刻介电层，剩余的发射极层，基极层和集电极层来形成基极集电极台面（280）。 集电极（290）形成在副集电极层上。