Buried metal dual damascene plate capacitor

    公开(公告)号:GB2366077B

    公开(公告)日:2005-01-19

    申请号:GB0105197

    申请日:2001-03-02

    Applicant: IBM

    Abstract: A metal capacitor formed as part of metal dual damascene process in the BEOL, of a wafer. A lower plate (27) of the capacitor is sandwiched between an insulating layer (25) and a dielectric layer (29). The insulating layer on an opposite side abuts a layer of metalization (23, 24) and the dielectric layer separates the lower plate of the capacitor from an upper plate (59) of the capacitor. A portion (27A) of the lower plate projects into a via (37) adjacent to it that is filled with copper (63). The via projects up to a common surface with the upper plate but is electrically isolated form the upper plate. The via also extends down to the layer of metalization.

    STRUKTUREN UND ENTWURFSSTRUKTUREN MIKROELEKTROMECHANISCHER SYSTEME (MEMS)

    公开(公告)号:DE102012221818B4

    公开(公告)日:2016-07-21

    申请号:DE102012221818

    申请日:2012-11-29

    Applicant: IBM

    Abstract: Verfahren, aufweisend: – Bilden einer ersten Metallschicht (28) auf einer mindestens ersten Isolatorschicht (24), die ein darunter liegendes erstes Opfermaterial (18) bedeckt, das auf einem Substrat (10) gebildet wurde; – Bilden einer zweiten Isolatorschicht (30) auf der ersten Metallschicht (28); – Bilden einer zweiten Metallschicht (32) auf der zweiten Isolatorschicht (30); – Bilden einer dritten Isolatorschicht (34) auf der zweiten Metallschicht (32); – Bilden einer Maske (36) auf der dritten Isolatorschicht (34) zum Schutz von Teilen der dritten Isolatorschicht (34), der zweiten Metallschicht (32), der zweiten Isolatorschicht (30), der ersten Isolatorschicht (24) und der ersten Metallschicht (28), wobei eine Öffnung (38) in der Maske teilweise das darunter liegende erste Opfermaterial (18) überlappt; – Entfernen freiliegender Teile der ersten Isolatorschicht (24), der zweiten Isolatorschicht (30), der dritten Isolatorschicht (34), der ersten Metallschicht (28) und der zweiten Metallschicht (32) in einem einzigen Entfernungsprozess zum Bilden einer Balkenstruktur (45), umfassend verbleibende Bereiche der ersten Isolatorschicht (24), der zweiten Isolatorschicht (30), der dritten Isolatorschicht (34), der ersten Metallschicht (28) und der zweiten Metallschicht (32), und zum Freilegen des überlappten Teils des darunter liegenden ersten Opfermaterials (18); – Bilden eines zweiten Opfermaterials (44) über der Balkenstruktur (45) und in Kontakt mit dem freiliegenden Teil des darunter liegenden ersten Opfermaterials (18); – Bereitstellen einer Decklage (46) auf dem zweiten Opfermaterial (44); und – Austreiben des zweiten Opfermaterials (44) und des darunter liegenden ersten Opfermaterials (18) durch die Decklage (46), um eine obere (50a) und untere (50b) Kammer mit einer diese verbindenden Durchkontaktierung (50c) um die Balkenstruktur (45) zu bilden.

    Micro-electro-mechanical system
    89.
    发明专利

    公开(公告)号:GB2494824B

    公开(公告)日:2015-01-14

    申请号:GB201300040

    申请日:2011-06-15

    Applicant: IBM

    Abstract: A method of forming at least one Micro-Electro-Mechanical System (MEMS) includes patterning a wiring layer to form at least one fixed plate and forming a sacrificial material on the wiring layer. The method further includes forming an insulator layer of one or more films over the at least one fixed plate and exposed portions of an underlying substrate to prevent formation of a reaction product between the wiring layer and a sacrificial material. The method further includes forming at least one MEMS beam that is moveable over the at least one fixed plate. The method further includes venting or stripping of the sacrificial material to form at least a first cavity.

    Integrated semiconductor devices with single crystalline beam, methods of manufacture and design structure

    公开(公告)号:GB2509680A

    公开(公告)日:2014-07-09

    申请号:GB201408505

    申请日:2012-08-14

    Applicant: IBM

    Abstract: Bulk acoustic wave filters and/or bulk acoustic resonators integrated with CMOS devices, methods of manufacture and design structure are provided. The method includes forming a single crystalline beam (18) from a silicon layer (14) on an insulator (12). The method further includes providing a coating of insulator material (22) over the single crystalline beam. The method further includes forming a via (34a) through the insulator material exposing a wafer (10) underlying the insulator. The insulator material remains over the single crystalline beam. The method further includes providing a sacrificial material (36) in the via and over the insulator material. The method further includes providing a lid (38) on the sacrificial material. The method further includes venting, through the lid, the sacrificial material and a portion of the wafer under the single crystalline beam to form an upper cavity (42a) above the single crystalline beam and a lower cavity (42b) in the wafer, below the single crystalline beam.

Patent Agency Ranking