-
公开(公告)号：WO2013105913A3
公开(公告)日：2013-09-26
申请号：PCT/US2011062501
申请日：2011-11-30
Applicant: INTEL CORP , RAMADOSS MURALI , SAMSON ERIC
Inventor： RAMADOSS MURALI , SAMSON ERIC
CPC classification number: G09G5/18 , G06F1/324 , G06F1/3265 , G06F3/14 , G06T1/20 , G06T1/60 , G09G2330/021 , G09G2340/0435 , Y02D10/126 , Y02D10/153 , Y02D50/20
Abstract: Examples are disclosed for adjusting a performance state of a graphics subsystem and/or a processor based on a comparison of an average frame rate to a target frame rate and also based on whether the graphics subsystem is in a burst mode or sustained mode of operation.
Abstract translation: 公开了用于基于平均帧速率与目标帧速率的比较以及还基于图形子系统处于突发模式还是持续操作模式来调整图形子系统和/或处理器的性能状态的示例。
-
公开(公告)号：WO0161489A2
公开(公告)日：2001-08-23
申请号：PCT/US0101713
申请日：2001-01-19
Applicant: INTEL CORP
Inventor： SETHI PRASHANT , CHOBOTARO ARIE , RAMADOSS MURALI , SURGUTCHIK ROMAN
CPC classification number: G06F12/023 , G06F12/0292 , G06F12/1081
Abstract: Memory is allocated for use by a graphics processor. Available portions of system memory are identified by requesting an amount of system memory from an operating system and receiving locations of the available portions from the operating system. Those available portions are then allocated for use by the graphics processor based at least in part on the devices in which the available portions are located.
Abstract translation: 内存分配给图形处理器使用。 系统存储器的可用部分通过从操作系统请求一定量的系统存储器并从操作系统接收可用部分的位置来识别。 那些可用部分然后至少部分地基于可用部分所处的设备被分配给图形处理器使用。
-
公开(公告)号：WO2013105913A4
公开(公告)日：2013-11-14
申请号：PCT/US2011062501
申请日：2011-11-30
Applicant: INTEL CORP , RAMADOSS MURALI , SAMSON ERIC
Inventor： RAMADOSS MURALI , SAMSON ERIC
CPC classification number: G09G5/18 , G06F1/324 , G06F1/3265 , G06F3/14 , G06T1/20 , G06T1/60 , G09G2330/021 , G09G2340/0435 , Y02D10/126 , Y02D10/153 , Y02D50/20
Abstract: Examples are disclosed for adjusting a performance state of a graphics subsystem and/or a processor based on a comparison of an average frame rate to a target frame rate and also based on whether the graphics subsystem is in a burst mode or sustained mode of operation.
Abstract translation: 公开了用于基于平均帧速率与目标帧速率的比较并且还基于图形子系统是处于突发模式还是持续运行模式来调整图形子系统和/或处理器的性能状态的示例。
-
公开(公告)号：PL3637372T3
公开(公告)日：2022-04-04
申请号：PL19207151
申请日：2018-03-29
Applicant: INTEL CORP
-
公开(公告)号：DE112020000848T5
公开(公告)日：2021-11-18
申请号：DE112020000848
申请日：2020-02-11
Applicant: INTEL CORP
Inventor： RAY JOYDEEP , ANANTARAMAN ARAVINDH , APPU ABHISHEK R , KOKER ALTUG , OULD-AHMED-VALL ELMOUSTAPHA , ANDREI VALENTIN , MAIYURAN SUBRAMANIAM , GALOPPO VON BORRIES NICOLAS , MACPHERSON MIKE , ASHBAUGH BEN , RAMADOSS MURALI , VEMULAPALLI VIKRANTH , SADLER WILLIAM , PEARCE JONATHAN , KIM SUNGYE , GEORGE VARGHESE
IPC: G06F9/50
Abstract: [00354] Verfahren und Einrichtung in Verbindung mit Skalarkernintegration in einem Grafikprozessor. In einem Beispiel umfasst eine Einrichtung einen Prozessor zum Empfangen eines Satzes von Arbeitslastanweisungen für eine Grafikarbeitslast von einem Hostkomplex, Bestimmen einer ersten Teilmenge von Operationen in dem Satz von Operationen, die zur Ausführung durch einen Skalarprozessorkomplex der Grafikverarbeitungsvorrichtung geeignet ist, und einer zweiten Teilmenge von Operationen in dem Satz von Operationen, die zur Ausführung durch einen Vektorprozessorkomplex der Grafikverarbeitungsvorrichtung geeignet ist, Zuweisen der ersten Teilmenge von Operationen an den Skalarprozessorkomplex zur Ausführung, um einen ersten Satz von Ausgaben zu erzeugen, Zuweisen der zweiten Teilmenge von Operationen an den Vektorprozessorkomplex zur Ausführung, um einen zweiten Satz von Ausgaben zu erzeugen. Andere Ausführungsformen werden auch offenbart und beansprucht.
-
Patent Agency Ranking
公开(公告)号：BR102014026739A2
公开(公告)日：2015-07-07
申请号：BR102014026739
申请日：2014-10-24
Applicant: INTEL CORP
Inventor： RAMADOSS MURALI , SRINIVASAN SATHYANARAYANAN
IPC: G06F1/32
Abstract: Resumo patente de invenção: "gerenciamento de gráficos de consumo de energia e desempenho". A presente invenção refere-se a um pipeline de gráficos que produz dados de utilização em tempo real para cada uma das diversas unidades funcionais, compondo um processador gráfico geral ou um sistema gráfico em um chip. Essas informações podem ser usadas para o gerenciamento refinado do consumo de energia e do desempenho no nível da unidade funcional em contraste ao do nível geral do dispositivo. Como resultado, as unidades funcionais gráficas podem ser gerenciadas de forma dinâmica com base em métricas de hardware em tempo real para aprimorar o desempenho e reduzir o consumo de energia. A técnica pode ser implementada em um módulo de software em uma modalidade.
-
7.发明公开
公开(公告)号：EP3074866A4
公开(公告)日：2017-12-27
申请号：EP13898093
申请日：2013-11-27
Applicant: INTEL CORP
Inventor： COWPERTHWAITE DAVID J , RAMADOSS MURALI , SHAH ANKUR N , VEMBU BALAJI , KOKER ALTUG , NAVALE ADITYA
CPC classification number: G06F9/45558 , G06F9/4555 , G06F9/5044 , G06F9/5077 , G06F2009/4557 , G06F2009/45579 , G06F2009/45583 , G06T1/20 , G06T2200/28
Abstract: In an embodiment, a system includes a graphics processing unit (GPU) that includes one or more GPU engines, and a microcontroller. The microcontroller is to assign a respective schedule slot for each of a plurality of virtual machines (VMs). When a particular VM is scheduled to access a first GPU engine, the particular VM has exclusive access to the first GPU engine. Other embodiments are described and claimed.
-
公开(公告)号：ES3014845T3
公开(公告)日：2025-04-25
申请号：ES21156446
申请日：2018-04-09
Applicant: INTEL CORP
Inventor： RAMADOSS MURALI , VEMBU BALAJI , SAMSON ERIC C , TIAN KUN , COWPERTHWAITE DAVID J , KOKER ALTUG , WANG ZHI , RAY JOYDEEP , MAIYURAN SUBRAMANIAM M , APPU ABHISHEK R
Abstract: Una realización proporciona una unidad de procesamiento de gráficos de propósito general que comprende un clúster de cómputo que incluye múltiples unidades de cómputo, un módulo de notificación de bloqueo para detectar que una o más unidades de cómputo en el clúster de cómputo están bloqueadas y enviar una notificación de bloqueo, y un módulo de reequilibrio para recibir la notificación de bloqueo, el módulo de reequilibrio para migrar una primera carga de trabajo desde una o más unidades de cómputo bloqueadas en respuesta a la notificación de bloqueo. (Traducción automática con Google Translate, sin valor legal)
-
公开(公告)号：DE102021122245A1
公开(公告)日：2022-03-10
申请号：DE102021122245
申请日：2021-08-27
Applicant: INTEL CORP
Inventor： CHAND NALLURI HEMA , SHAH ANKUR , RAY JOYDEEP , NAVALE ADITYA , KOKER ALTUG , RAMADOSS MURALI , COORAY NIRANJAN L , BOLES JEFFERY S , ANANTARAMAN ARAVINDH V , PUFFER DAVID , VALERIO JAMES , RANGANATHAN VASANTH
Abstract: Offenbart wird eine Einrichtung zum Erleichtern von Speicherbarrieren. Die Einrichtung umfasst eine Zwischenverbindung, einen Vorrichtungsspeicher, eine Vielzahl von Verarbeitungsressourcen, die mit dem Vorrichtungsspeicher gekoppelt sind, um eine Vielzahl von Ausführungs-Threads als Speicherdatenerzeuger und Speicherdatenverbraucher an einen Vorrichtungsspeicher und einen Systemspeicher auszuführen, und Fence-Hardware zum Generieren von Fence-Operationen zum Durchsetzen einer Datenordnung bei Speicheroperationen, die an den Vorrichtungsspeicher und einen Systemspeicher ausgegeben werden, der über die Zwischenverbindung gekoppelt ist.
-
10.发明专利
公开(公告)号：GB2510762A
公开(公告)日：2014-08-13
申请号：GB201408843
申请日：2011-12-28
Applicant: INTEL CORP
Inventor： VEMBU BALAJI , RAMADOSS MURALI
Abstract: A method, device, and system to distribute code and data stores between volatile and non-volatile memory are described. In one embodiment, the method includes storing one or more static code segments of a software application in a phase change memory with switch (PCMS) device, storing one or more static data segments of the software application in the PCMS device, and storing one or more volatile data segments of the software application in a volatile memory device. The method then allocates an address mapping table with at least a first address pointer to point to each of the one or more static code segments, at least a second address pointer to point to each of the one or more static data segments, and at least a third address pointer to point to each of the one or more volatile data segments.
-
-
-
-
-
-
-
-
-
Search Results
30
records
(took 0.021 seconds)
