公开(公告)号：DE102015115999B4

公开(公告)日：2021-05-27

申请号：DE102015115999

申请日：2015-09-22

Applicant: INFINEON TECHNOLOGIES AG

Inventor： OTREMBA RALF ,  SCHIESS KLAUS ,  MAIER DOMINIC ,  CHONG CHOOI MEI

IPC: H01L23/485 ,  H01L21/60

Abstract: Elektronische Komponente (90, 120, 210, 240), umfassend:eine dielektrische Schicht (104, 129, 212);ein in die dielektrische Schicht (104, 129, 212) eingebettetes vertikales Leistungstransistorbauelement (91, 121, 211, 241), wobei das vertikale Leistungstransistorbauelement (91, 121, 211, 241) eine erste Oberfläche (94, 124, 218, 245), welche ein erstes Stromelektrodenpad (92, 122, 216, 243) und ein Steuerelektrodenpad (93, 123, 217, 244) umfasst, und eine zweite Oberfläche (96, 126, 220, 247), welche ein zweites Stromelektrodenpad (95, 125, 219, 246) umfasst, umfasst;ein elektrisch leitendes Substrat (97, 128, 223, 249); undeine Umverteilungsschicht (106, 133, 213, 267), umfassend eine erste Oberfläche, eine zweite Oberfläche, die mindestens einen Außenkontakt bereitstellt und ein erstes elektrisch leitendes Bauteilelement,wobei das zweite Stromelektrodenpad (95, 125, 219, 246) auf dem elektrisch leitenden Substrat (97, 128, 223, 249) elektrisch leitend montiert ist und das erste elektrisch leitende Bauteilelement einen Stapel (100, 137, 224, 261) mit mindestens zwei übereinander angeordnete Stiftbolzen umfasst und sich zwischen dem elektrisch leitenden Substrat (97, 128, 223, 249) und der ersten Oberfläche der Umverteilungsschicht erstreckt, wobei eine Vielzahl von Stiftbolzen (98, 131, 221) Seite an Seite auf dem ersten Stromelektrodenpad (92, 122, 216, 243) angeordnet sind und ein einzelner Stiftbolzen (99, 131, 221) auf dem Steuerelektrodenpad (93, 123, 217, 244) angeordnet ist, wobei die Höhe des Stapels (100, 137, 224, 261) von Stiftbolzen die gleiche ist wie die Summe der Höhe des vertikales Leistungstransistorbauelement (91, 121, 211, 241) und des Stiftbolzens (99, 131, 221), der auf dem Steuerelektrodenpad (93, 123, 217, 244) angeordnet ist.

公开(公告)号：DE102017221082A1

公开(公告)日：2018-05-30

申请号：DE102017221082

申请日：2017-11-24

Applicant: INFINEON TECHNOLOGIES AG

Inventor： CHIANG CHAU FATT ,  GEISSLER CHRISTIAN ,  GOLLER BERND ,  KILGER THOMAS ,  LODERMEYER JOHANNES ,  MAIER DOMINIC ,  MUEHLBAUER FRANZ XAVER ,  NG CHEE YANG ,  SEE BENG KEH ,  STEIERT MATTHIAS ,  WAECHTER CLAUS

IPC: B81B1/00 ,  B81B7/02 ,  B81C1/00

Abstract: Ein Halbleitergehäuse umfasst einen Halbleiter-Die, der eine an einer ersten Seite des Halbleiter-Dies angeordnete Sensorstruktur aufweist, und einen ersten Port, der sich von der ersten Seite zu einer zweiten Seite des Halbleiter-Dies gegenüber der ersten Seite durch den Halbleiter-Die erstreckt, um eine Verbindung zur Außenumgebung bereitzustellen. Entsprechende Herstellungsverfahren werden ebenfalls bereitgestellt.

公开(公告)号：DE102017205539A1

公开(公告)日：2017-10-12

申请号：DE102017205539

申请日：2017-03-31

Applicant: INFINEON TECHNOLOGIES AG

Inventor： DEHE ALFONS ,  LUGAUER DANIEL ,  MAIER DOMINIC ,  PINDL STEPHAN

IPC: B81B7/04 ,  B81C1/00 ,  G01N27/407 ,  H01L25/16

Abstract: Gemäß einer Ausführungsform enthält ein Sensorgehäuse ein elektrisch isolierendes Substrat, das einen Hohlraum in dem elektrisch isolierenden Substrat enthält, einen Umgebungssensor, einen Chip mit integrierter Schaltung, der in dem elektrisch isolierenden Substrat eingebettet ist, und mehrere leitfähige Zusammenschaltungsstrukturen, die den Umgebungssensor mit dem Chip mit integrierter Schaltung koppeln. Der Umgebungssensor wird von dem elektrisch isolierende Substrat getragen und ist in der Nähe des Hohlraums angeordnet.

公开(公告)号：DE102014106485A1

公开(公告)日：2014-11-13

申请号：DE102014106485

申请日：2014-05-08

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BEER GOTTFRIED ,  KEHRER DANIEL ,  MAIER DOMINIC ,  WACHTER ULRICH

IPC: H01L23/50 ,  H01L21/56 ,  H01L21/60 ,  H01L23/28

Abstract: In verschiedenen Ausführungsformen kann eine Gehäuseanordnung vorgesehen sein. Die Gehäuseanordnung kann wenigstens einen Chip (202) aufweisen. Die Gehäuseanordnung kann weiterhin Einkapselungsmaterial (204) aufweisen, das den Chip (202) wenigstens teilweise einkapselt. Die Gehäuseanordnung kann auch eine Umverdrahtungsstruktur (206) über einer ersten Seite (208a) des Chips (202) aufweisen. Die Gehäuseanordnung kann weiterhin eine Metallstruktur (210) über einer zweiten Seite (208b) des Chips (202) aufweisen. Die zweite Seite (208b) kann der ersten Seite (208a) gegenüberliegen. Die Gehäuseanordnung kann zusätzlich eine Halbleiterstruktur und/oder eine elektrisch leitende Kunststoffmaterialstruktur (212) mit elektrischer Kopplung zur Umverdrahtungsstruktur (206) und Metallstruktur (210) zur Bildung eines Strompfads zwischen der Umverdrahtungsstruktur (206) und der Metallstruktur (210) aufweisen.

公开(公告)号：DE102011000836A1

公开(公告)日：2011-08-25

申请号：DE102011000836

申请日：2011-02-21

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEYER THORSTEN ,  HEITZER LUDWIG ,  MAIER DOMINIC

IPC: H01L23/50 ,  H01L21/50

Abstract: Ein Bauelement (100) umfasst einen Halbleiterchip (10), der auf einer ersten Hauptseite (12) angeordnete Kontaktstellen (11) aufweist. Ein Material (13) mit einer Bruchdehnung von mehr als 35% bedeckt die erste Hauptseite (12) des Halbleiterchips (10). Ein Einkapselungskörper (14) bedeckt den Halbleiterchip (10). Eine Metallschicht (15) ist elektrisch mit den Kontaktstellen (11) des Halbleiterchips (10) gekoppelt und erstreckt sich über den Einkapselungskörper (14).

公开(公告)号：DE102015106442B4

公开(公告)日：2018-03-22

申请号：DE102015106442

申请日：2015-04-27

Applicant: INFINEON TECHNOLOGIES AG

Inventor： DEHE ALFONS ,  MÜHLBAUER FRANZ ,  MAIER DOMINIC ,  PORWOL DANIEL ,  MENATH MARKUS ,  KILGER THOMAS ,  WAGNER JÜRGEN

IPC: B81C1/00 ,  B81B7/02 ,  H01L21/78 ,  H04R1/04

Abstract: Verfahren zur Herstellung eines Chipgehäuses (48), welches folgende Schritte umfasst: Bereitstellen mehrerer Chips (22), die in einem ersten Wafer (10) ausgebildet sind, wobei der erste Wafer (10) eine erste Hauptfläche (18) aufweist und die Chips (22) jeweils einen Hohlraum (14) umfassen, wobei der Hohlraum (14) jeweils eine Öffnung zur ersten Hauptfläche (18) umfasst, vorübergehendes Füllen oder Abdecken der Hohlräume (14) mit einem Füllmaterial (54) oder einer Abdeckung (26), anschließendes Vereinzeln der Chips (22), Einbetten der vereinzelten Chips (22) in ein Verkapselungsmaterial (38), anschließendes Wiederfreilegen der Hohlräume (14) durch Entfernen des Füllmaterials (54) oder der Abdeckung (26), und anschließend Ätzen des jeweiligen Bodens der Hohlräume (14) und der jeweiligen ersten Hauptfläche (18), welche die Hohlräume umgibt (14).

公开(公告)号：DE102017204405A1

公开(公告)日：2017-09-21

申请号：DE102017204405

申请日：2017-03-16

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KILGER THOMAS ,  MAIER DOMINIC ,  MUEHLBAUER FRANZ-XAVER

IPC: B81B7/02 ,  B81C1/00 ,  H01L23/055 ,  H04R1/00

Abstract: Eine Halbleitervorrichtung umfasst einen mikroelektromechanischen System(MEMS)-Chip, ein Einkapselungsmaterial, ein Durchkontaktierungselement, eine nicht-leitfähige Abdeckung und eine leitfähige Schicht. Das Einkapselungsmaterial umgibt seitlich den MEMS-Chip. Das Durchkontaktierungselement erstreckt sich durch das Einkapselungsmaterial hindurch. Die nicht-leitfähige Abdeckung ist über dem MEMS-Chip und definiert einen Hohlraum. Die leitfähige Schicht ist über dem MEMS-Chip und dem Einkapselungsmaterial, und ist mit dem Durchkontaktierungselement elektrisch gekoppelt.

公开(公告)号：DE102015100863A1

公开(公告)日：2016-07-21

申请号：DE102015100863

申请日：2015-01-21

Applicant: INFINEON TECHNOLOGIES AG

Inventor： WÄCHTER CLAUS VON ,  PORWOL DANIEL ,  DÖPKE HOLGER ,  MEYER-BERG GEORG ,  MAIER DOMINIC ,  SCHMIDT TOBIAS ,  BAUER MICHAEL

IPC: H01L21/673 ,  H01L21/58

Abstract: Ein Verfahren zur Handhabung eines Produktsubstrats schließt das Verkleben eines Trägers mit dem Produktsubstrat ein. Eine Schicht aus einem permanenten Klebstoff wird auf eine Oberfläche des Trägers aufgebracht. Eine strukturierte Zwischenschicht wird vorgesehen. Der aufgebrachte permanente Klebstoff verbindet den Träger mit dem Produktsubstrat. Die strukturierte Zwischenschicht ist zwischen dem Produktsubstrat und dem Träger vorgesehen. Eine Oberfläche der strukturierten Zwischenschicht und eine Oberfläche des permanenten Klebstoffs befinden sich im direkten Kontakt mit einer Oberfläche des Produktsubstrats. Die strukturierte Zwischenschicht verringert die Haftfestigkeit zwischen dem Produktsubstrat und dem Träger.

公开(公告)号：DE102015115999A1

公开(公告)日：2016-03-24

申请号：DE102015115999

申请日：2015-09-22

Applicant: INFINEON TECHNOLOGIES AG

Inventor： OTREMBA RALF ,  SCHIESS KLAUS ,  MAIER DOMINIC ,  CHONG CHOOI MEI

IPC: H01L23/485 ,  H01L21/60

Abstract: In einer Ausführungsform schließt eine elektronische Komponente eine dielektrische Schicht, ein in die dielektrische Schicht eingebettetes Halbleiterbauelement, ein elektrisch leitendes Substrat, eine Umverteilungsschicht mit einer ersten Oberfläche und einer zweiten Oberfläche, die mindestens einen Außenkontakt vorsieht, und ein erstes elektrisch leitendes Bauteilelement ein. Das Halbleiterbauelement weist eine erste Oberfläche, die mindestens ein erstes Kontaktpad einschließt, und eine zweite Oberfläche, die mindestens ein zweites Kontaktpad einschließt, auf. Das zweite Kontaktpad ist auf dem elektrisch leitenden Substrat montiert. Das erste elektrisch leitende Bauteilelement schließt mindestens einen Bolzenhöcker ein und erstreckt sich zwischen dem elektrisch leitenden Substrat und der ersten Oberfläche der Umverteilungsschicht.

公开(公告)号：DE102015112700A1

公开(公告)日：2016-02-04

申请号：DE102015112700

申请日：2015-08-03

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BEER GOTTFRIED ,  KEHRER DANIEL ,  KILGER THOMAS ,  MAIER DOMINIC ,  WACHTER ULRICH

IPC: H01L21/60 ,  H01L21/50 ,  H01L21/56 ,  H01L23/48 ,  H01L23/522

Abstract: Es wird ein Verfahren (500) zum Bilden einer Gehäuseanordnung bereitgestellt, wobei das Verfahren (500) Folgendes umfasst: das Anordnen zumindest eines Chips auf einem Träger (5002); das zumindest teilweise Verkapseln des zumindest einen Chips mit Verkapselungsmaterial, wobei das Verkapselungsmaterial so geformt wird, dass zumindest ein Teil des Trägers nicht durch das Verkapselungsmaterial bedeckt ist (5004); das Bilden einer elektrisch leitfähigen Struktur über dem Verkapselungsmaterial und auf jenem Abschnitt des Trägers, der nicht durch das Verkapselungsmaterial bedeckt ist (5006); das Entfernen des Trägers (5008); und anschließend das Bilden einer Umverteilungsstruktur über dem Chip und der elektrisch leitfähigen Struktur, wobei die Umverteilungsstruktur die elektrisch leitfähige Struktur und den Chip elektrisch koppelt (5010).