中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

57 records (took 0.028 seconds)

    플라즈마 처리 장치
    45.
    发明公开
    플라즈마 처리 장치 审中-实审
    等离子体加工设备

    公开(公告)号：KR1020160098128A

    公开(公告)日：2016-08-18

    申请号：KR1020160098328

    申请日：2016-08-02

    Applicant: 도쿄엘렉트론가부시키가이샤

    Inventor： 히모리신지

    IPC: H01L21/02 ,  H01L21/3213 ,  H01L21/3065 ,  H05H1/46 ,  H05H1/34

    CPC classification number: H01J37/32577 ,  H01J37/3255 ,  H01J2237/03 ,  H01L21/02315 ,  H01L21/02252 ,  H01L21/0234 ,  H01L21/3065 ,  H01L21/32136 ,  H05H1/34 ,  H05H1/46

    Abstract: 플라즈마생성에소비되는고주파의전계강도분포를제어한다. 고주파의에너지에의해플라즈마를생성하고, 웨이퍼 W를플라즈마처리하는플라즈마에칭장치(10)에이용되는전극으로서, 금속에의해형성된기재(105a)와, 기재(105a)의플라즈마측의면의중앙부에마련되고, 기재(105a)로부터적어도일부가노출하는제 1 유전체(105b)와, 제 1 유전체(105b)와플라즈마의사이에마련되고, 금속에의해소정의패턴으로형성된제 1 저항체(105d)를갖는다.

    Abstract translation: 控制在产生等离子体时消耗的高频的电场强度分布。 用于通过高频能量产生等离子体并通过等离子体处理晶片W的等离子体蚀刻装置（10）中使用的电极包括：金属形成的基座（105a） 设置在所述基座（105a）的等离子体表面的中心部分上并且具有从所述基座（105a）露出的至少一部分的第一电介质（105b）。 以及设置在第一电介质（105b）和等离子体之间并由具有某种图案的金属形成的第一电阻器（105d）。

    플라즈마 처리 장치
    47.
    发明授权
    플라즈마 처리 장치 有权

    公开(公告)号：KR101434015B1

    公开(公告)日：2014-08-25

    申请号：KR1020120011804

    申请日：2012-02-06

    Applicant: 도쿄엘렉트론가부시키가이샤

    Inventor： 마츠도다츠오 ,  히모리신지 ,  이마이노리아키 ,  오세다케시 ,  아베준 ,  가츠누마다카유키

    IPC: H05H1/46 ,  H01L21/205 ,  H01L21/3065

    CPC classification number: H01L21/3065 ,  H01J37/32091 ,  H01J37/32146 ,  H01J37/32165

    Abstract: 본 발명의 과제는, 플라즈마 처리 장치에 있어서, 차징 대미지의 발생을 대폭 개선하고, 플라즈마 처리의 안정성 및 신뢰성의 향상을 실현하는 것이다.
    본 발명의 플라즈마 처리 장치에 따르면, 진공배기 가능한 처리용기(10)내에 상부 전극(38)과 하부 전극(12)이 대향해서 평행으로 배치되어, 하부 전극(12)에는 제 1 고주파 전원(32)으로부터 제 1정합기(34)을 거쳐서 제 1 고주파가 인가된다. 제어부(68)은, 플라즈마 생성에 기여하는 제 1 고주파가, 플라즈마를 생성시키는 제 1의 진폭을 가지는 제 1의 기간과, 플라즈마를 실질적으로 생성시키지 않는 제 2의 진폭을 가지는 제 2의 기간을 소정의 주기로 교대로 반복되도록, 제 1 고주파 전원(32)을 제어한다.

    반도체 제조 장치 및 처리 방법
    48.
    发明公开
    반도체 제조 장치 및 처리 방법 审中-实审
    半导体制造设备和处理方法

    公开(公告)号：KR1020140050664A

    公开(公告)日：2014-04-29

    申请号：KR1020147003894

    申请日：2012-08-13

    Applicant: 도쿄엘렉트론가부시키가이샤

    Inventor： 히모리신지 ,  고바야시요시유키 ,  가토다케히로 ,  이토에츠지

    IPC: H01L21/683 ,  H01L21/3065

    CPC classification number: H01L21/68742 ,  H01L21/30604 ,  H01L21/67063

    Abstract: 일 실시형태의 반도체 제조 장치(10)는 스테이지(ST), 복수의 핀(70) 및 구동부(74)를 구비하고 있다. 스테이지(ST)는 탑재면(PF)을 포함한다. 탑재면(PF)은 피처리 기체(W)를 탑재하기 위한 제 1 영역(R1) 및 포커스 링(18)을 탑재하기 위한 제 2 영역(R2)을 갖는다. 제 2 영역(R2)은 제 1 영역(R1)을 둘러싸도록 마련되어 있다. 스테이지(ST)에는, 복수의 구멍(14h)이 형성되어 있다. 복수의 구멍(14h)은 제 1 영역(R1)과 제 2 영역(R2)의 경계를 통하여 탑재면(PF)과 교차하는 방향으로 연장되어 있다. 복수의 핀은 복수의 구멍에 각각 마련되어 있다. 복수의 핀 각각은 제 1 상단면(70a) 및 제 2 상단면(70b)을 갖고 있다. 제 2 상단면(70b)은 제 1 상단면(70a)보다 상방에 마련되어 있고, 상기 제 1 상단면(70a)보다 제 1 영역(R1)측으로 편위되어 있다. 구동부(74)는 복수의 핀(70)을 상기 방향에 있어서 상하동시킨다.

    기판 처리 장치
    49.
    发明公开
    기판 처리 장치 审中-实审
    基板加工设备

    公开(公告)号：KR1020130093566A

    公开(公告)日：2013-08-22

    申请号：KR1020130015821

    申请日：2013-02-14

    Applicant: 도쿄엘렉트론가부시키가이샤

    Inventor： 나가세키가즈야 ,  이토에츠지 ,  요코타아키히로 ,  히모리신지 ,  마츠야마쇼이치로

    IPC: H01L21/3065

    CPC classification number: H01L21/465 ,  C23C14/35 ,  C23C14/351 ,  C23C14/352 ,  H01J37/32091 ,  H01J37/3266 ,  H01J37/32669 ,  H01J37/32688 ,  H01J37/345 ,  H01J37/3452 ,  H01L21/32136

    Abstract: PURPOSE: A substrate processing apparatus is provided to simultaneously prevent charges from being accumulated on a gate electrode and to suppress the quantity of charges passing through a gate oxide layer. CONSTITUTION: A substrate processing apparatus generates an electric field in a processing space between a top electrode and a bottom electrode. The frequency of high frequency power supplied to the bottom electrode is 60 MHz or greater. The substrate processing apparatus processes a substrate mounted on the bottom electrode by using plasma generated by the electric field. The substrate processing apparatus controls the distribution of plasma density by a magnetic field generated by controlling a plurality of electromagnets. The electromagnets are formed on the upper side of a surface which is opposite to the processing space. [Reference numerals] (AA) Ne distribution; (BB) Vdc distribution

    Abstract translation: 目的：提供一种基板处理装置，以同时防止电荷积聚在栅电极上并抑制通过栅极氧化物层的电荷量。 构成：基板处理装置在顶部电极和底部电极之间的处理空间中产生电场。 提供给底部电极的高频功率的频率为60MHz或更大。 基板处理装置通过使用由电场产生的等离子体来处理安装在底部电极上的基板。 基板处理装置通过控制多个电磁体产生的磁场来控制等离子体密度的分布。 电磁体形成在与处理空间相对的表面的上侧。 （AA）Ne分布; （BB）Vdc分布

    기판 처리 방법
    50.
    发明公开
    기판 처리 방법 审中-实审
    基板处理方法

    公开(公告)号：KR1020120112260A

    公开(公告)日：2012-10-11

    申请号：KR1020120033518

    申请日：2012-03-30

    Applicant: 도쿄엘렉트론가부시키가이샤

    Inventor： 히모리신지 ,  야마다노리카즈 ,  오세타케시

    IPC: H05H1/46 ,  H01L21/3065

    CPC classification number: H01J37/32697 ,  H01J37/32091 ,  H01J37/32165 ,  H01J37/32366 ,  H01J37/32642 ,  H01J37/32706 ,  H01J37/32724 ,  H01J2237/327

    Abstract: PURPOSE: A substrate processing method is provided to control intensity of the intensity of anisotropy and isotropy in etching by adjusting a rate of an output value from a second high frequency power and an output value from a direct current voltage applying unit. CONSTITUTION: A process chamber(15) has an depressurized internal space. A placement table(12) mounts a substrate in the process chamber. A first high frequency power source(18) applies a high frequency voltage having a relatively high frequency. A second high frequency power source(20) applies the high frequency voltage having a relatively frequency on the placement table. A direct current voltage applying unit(23) applies a direct current voltage of a square wave form to the placement table. A connection changeover switch connects the second high frequency power source with the direct current voltage applying unit from the placement table.

    Abstract translation: 目的：提供一种基板处理方法，用于通过从第二高频功率和直流电压施加单元的输出值调节输出值的速率来控制蚀刻中各向异性强度和各向同性的强度。 构成：处理室（15）具有减压的内部空间。 放置台（12）将基板安装在处理室中。 第一高频电源（18）施加具有较高频率的高频电压。 第二高频电源（20）在放置台上施加具有相对频率的高频电压。 直流电压施加单元（23）将方波形式的直流电压施加到放置台。 连接切换开关从放置台将第二高频电源与直流电压施加单元连接。

Patent Agency Ranking