公开(公告)号：DE102013201076A1

公开(公告)日：2013-08-08

申请号：DE102013201076

申请日：2013-01-24

Applicant: IBM

Inventor： LAVOIE CHRISTIAN ,  RANA UZMA ,  SADANA DEVENDRA K ,  SHIU KUEN-TING ,  SOLOMON PAUL MICHAEL ,  SUN YANNING ,  ZHANG ZHEN

IPC: H01L29/45 ,  H01L21/283 ,  H01L21/336 ,  H01L29/78

Abstract: Es werden Techniken zum Herstellen selbstjustierter Kontakte in III-V-FET-Einheiten bereitgestellt. Gemäß einem Aspekt weist ein Verfahren zum Herstellen eines selbstjustierten Kontakts zu III-V-Materialien die folgenden Schritte auf. Mindestens ein Metall wird auf einer Oberfläche des III-V-Materials abgeschieden. Das mindestens eine Metall wird mit einem oberen Teil des III-V-Materials zur Reaktion gebracht, um eine Metall-III-V-Legierungsschicht zu bilden, die den selbstjustierten Kontakt darstellt. Ein Ätzprozess wird angewendet, um alle bei der Reaktion nicht umgesetzten Teile des mindestens einen Metalls zu entfernen. Mindestens eine Verunreinigung wird in die Metall-III-V-Legierungsschicht implantiert. Die mindestens eine in die Metall-III-V-Legierungsschicht implantierte Verunreinigung wird zu einer Grenzfläche zwischen der Metall-III-V-Legierungsschicht und dem darunterliegenden III-V-Material diffundiert, um einen Kontaktwiderstand des selbstjustierten Kontakts zu verringern.

公开(公告)号：DE102012211296A8

公开(公告)日：2013-03-28

申请号：DE102012211296

申请日：2012-06-29

Applicant: IBM

Inventor： SHAHRJERDI DAVOOD ,  BEDELL STEPHEN W ,  SHAHIDI GHAVAM G ,  HEKMATSHOAR-TABARI BAHMAN ,  SADANA DEVENDRA K

IPC: H01L31/18 ,  H01L31/072 ,  H01L31/0747

公开(公告)号：DE102012209706A1

公开(公告)日：2012-12-20

申请号：DE102012209706

申请日：2012-06-11

Applicant: IBM

Inventor： BEDELL STEPHEN W ,  FOGEL KEITH E ,  LAURO PAUL A ,  SADANA DEVENDRA K ,  SHAHRJERDI DAVOOD

IPC: H01L21/78 ,  H01L21/301 ,  H01L21/304

Abstract: Die vorliegende Offenbarung stellt ein Verfahren bereit, um zwei Bauelement-Wafer aus einem einzelnen Basissubstrat zu bilden. Bei diesem Verfahren wird zunächst eine Struktur bereitgestellt, umfassend ein Basissubstrat mit auf oder innerhalb einer obersten Oberfläche und einer untersten Oberfläche des Basissubstrats aufgebrachten Bauelementschichten. Das Basissubstrat kann doppelseitig polierte Oberflächen aufweisen. Die Struktur mit den Bauelementschichten wird innerhalb eines bestimmten Bereichs des Basissubstrats gespalten, der zwischen den Bauelementschichten liegt. Durch das Spalten entsteht ein erster Bauelement-Wafer mit einem Teil des Basissubstrats und einer der Bauelementschichten, sowie ein zweiter Bauelement-Wafer mit einem anderen Teil des Basissubstrats und der anderen Bauelementschicht.

公开(公告)号：DE10003014A1

公开(公告)日：2000-08-24

申请号：DE10003014

申请日：2000-01-25

Applicant: IBM

Inventor： LEOBANDUNG EFFENDI ,  SADANA DEVENDRA K ,  SCHEPIS DOMINIC J ,  SHAHIDI GHAVAM

IPC: H01L21/205 ,  H01L21/76 ,  H01L21/762 ,  H01L27/12 ,  H01L21/84

Abstract: SOI structure production, by forming a protective side wall over a trench side wall oxide layer prior to trench filling, is new. A planar SOI structure, with regions without covered oxide, is produced on a substrate, consisting of a silicon wafer, an oxide layer, a silicon layer and a nitride layer, by forming a trench down to the silicon wafer, forming oxide layers on the trench bottom and side wall, forming a protective side wall over the side wall oxide layer and part of the bottom oxide layer, removing the bottom oxide layer except for the portion under the protective side wall and filling the trench with a semiconductor. An Independent claim is also included for an SOI structure produced by the above process.

公开(公告)号：DE102021122555B4

公开(公告)日：2024-12-05

申请号：DE102021122555

申请日：2021-08-31

Applicant: IBM

Inventor： LI NING ,  DE SOUZA JOEL P ,  BREW KEVIN W ,  SADANA DEVENDRA K

IPC: H10N70/20 ,  G11C13/00 ,  H01L29/43 ,  H10B63/10

Abstract: Phasenänderungsspeicher-Einheit, die aufweist:eine dielektrische Schicht;eine untere Elektrode, die in der dielektrischen Schicht angeordnet ist;ein Liner-Material, das auf der unteren Elektrode angeordnet ist, wobei das Liner-Material des Weiteren eine aus Al gebildete Metallschicht aufweist, die über einer Dünnschicht aus einem leitfähigen Oxid angeordnet ist;ein Phasenänderungsmaterial, das auf dem Liner-Material angeordnet ist; undeine obere Elektrode, die auf dem Phasenänderungsmaterial und in der dielektrischen Schicht angeordnet ist.

公开(公告)号：DE102016105057B4

公开(公告)日：2018-07-26

申请号：DE102016105057

申请日：2016-03-18

Applicant: IBM

Inventor： LEOBANDUNG EFFENDI ,  LI NING ,  SADANA DEVENDRA K

IPC: H01L21/8258 ,  G02B6/13 ,  H01L21/84 ,  H01L31/173 ,  H01S5/026 ,  H01S5/323

Abstract: Verfahren zum Bilden einer optoelektronischen Einheit (115) und einer Einheit (112) auf einem einzelnen Chip (100), aufweisend:Bilden eines SOI-Substrats in einer ersten Zone (101) und einer zweiten Zone (103), wobei das SOI-Substrat eine Halbleiterschicht (106) auf einer ersten Isolatorschicht (104) umfasst und sich die erste Isolatorschicht auf einem Substrat (102) befindet;Entfernen der Halbleiterschicht und der Isolatorschicht von der zweiten Zone, wobei eine obere Fläche des Substrats freigelegt wird;Bilden einer zweiten Isolatorschicht (108) auf der Halbleiterschicht in der ersten Zone;Bilden einer Substraterweiterungsschicht (110) auf dem frei liegenden Substrat in der zweiten Zone;Bilden der Einheit auf der Substraterweiterungsschicht;Bilden einer Einheitsisolatorschicht (109), welche die Einheit in der zweiten Zone bedeckt;Bilden eines Wellenleiters (114) in der zweiten Isolatorschicht; undBilden der optoelektronischen Einheit in der ersten Zone, wobei die optoelektronische Einheit eine untere Verkleidungsschicht (116), eine aktive Zone (118) und eine obere Verkleidungsschicht (117) aufweist, wobei sich die untere Verkleidungsschicht auf der Halbleiterschicht befindet, die aktive Zone auf der unteren Verkleidungsschicht befindet und die obere Verkleidungsschicht auf der aktiven Zone befindet.

公开(公告)号：GB2503851B

公开(公告)日：2016-01-20

申请号：GB201318741

申请日：2012-05-08

Applicant: IBM ,  KING ABDULAZIZ CITY SCI & TECH

Inventor： KHAYYAT MAHA M ,  CORTES NORMA E SOSA ,  SAENGER KATHERINE L ,  BEDELL STEPHEN W ,  SADANA DEVENDRA K

IPC: H01L21/18 ,  H01L21/30

公开(公告)号：DE112012002564T5

公开(公告)日：2014-02-27

申请号：DE112012002564

申请日：2012-06-05

Applicant: IBM

Inventor： HONG AUGUSTIN J ,  TULEVSKI GEORGE S ,  CHANDRA BHUPESH ,  SADANA DEVENDRA K ,  KIM JEEHWAN

IPC: H01L31/00

Abstract: Eine photovoltaische Einheit und ein Verfahren beinhalten einen photovoltaischen Stapel mit einer n-dotierten Schicht (112), einer p-dotierten Schicht (108) und einer intrinsischen Schicht (110). Eine transparente Elektrode (104) ist auf dem photovoltaischen Stapel ausgebildet und beinhaltet eine Schicht (105) auf der Grundlage von Kohlenstoff und eine Schicht (107) aus einem Metall mit einer hohen Austrittsarbeit. Die Schicht aus dem Metall mit einer hohen Austrittsarbeit ist an einer Grenzfläche zwischen der Schicht auf der Grundlage von Kohlenstoff und der p-dotierten Schicht derart angeordnet, dass die Schicht aus dem Metall mit einer hohen Austrittsarbeit einen Kontakt mit verringerter Barriere bildet und lichtdurchlässig ist.

公开(公告)号：GB2498854A

公开(公告)日：2013-07-31

申请号：GB201300575

申请日：2013-01-14

Applicant: IBM

Inventor： SHAHRJERDI DAVOOD ,  HEKMATSHOARTABARI BAHMAN ,  SADANA DEVENDRA K ,  SHAHIDI GHAVAM G

IPC: H01L29/66 ,  H01L21/84 ,  H01L27/12 ,  H01L29/10 ,  H01L29/80

Abstract: A wide band gap semiconductor buffer layer is incorporated between the channel and an insulating support layer. The conduction band offset of the buffer layer with the channel layer is sufficiently large to confine electron carriers within the channel. The buffer layer also reduces the presence of interface traps, which cause degradation of charge carriers in the channel, caused by the presence of the insulating material. The conduction band offset between the channel layer and the wide bandgap material is between 0.05 eV and 0.8 eV. The channel layer can be comprised of InGaAs or InGaSb with varying compositions of indium and gallium. The wide bandgap material can be comprised of InAlAs AlGaAs or InGaP with varying compositions of indium, aluminium or gallium. The wide bandgap material may comprise an embedded silicon delta-doped layer which provides electrons to the channel layer.

公开(公告)号：DE102012218265A1

公开(公告)日：2013-04-18

申请号：DE102012218265

申请日：2012-10-08

Applicant: IBM

Inventor： BEDELL STEPHEN W ,  HEKMATSHOAR-TABARI BAHMAN ,  SADANA DEVENDRA K ,  SHAHIDI GHAVAM G ,  SHAHRJERDI DAVOOD

IPC: H01L31/0725 ,  H01L31/18

Abstract: Es wird eine Mehrfachübergang-III-V-Photovoltaikeinheit bereitgestellt, die wenigstens eine obere Zelle, die aus wenigstens einem III-V-Verbindungs-Halbleitermaterial besteht und eine untere Zelle in Kontakt mit einer Oberfläche der wenigstens einen oberen Zelle aufweist. Die untere Zelle weist eine Germanium-enthaltende Schicht in Kontakt mit der wenigstens einen oberen Zelle, wenigstens eine intrinsische hydrierte Silicium-enthaltende Schicht in Kontakt mit einer Oberfläche der Germanium-enthaltenden Schicht und wenigstens eine dotierte hydrierte Silicium-enthaltende Schicht in Kontakt mit einer Oberfläche der wenigstens einen intrinsischen hydrierten Silicium-enthaltenden Schicht auf. Die intrinsischen und dotierten Silicium-enthaltenden Schichten können amorph, nano/mikrokristallin, polykristallin oder einkristallin sein.