公开(公告)号：DE102008064698B4

公开(公告)日：2015-12-24

申请号：DE102008064698

申请日：2008-12-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BORCKE MATHIAS VON ,  ZUNDEL MARKUS

IPC: H01L23/62 ,  H01L29/739 ,  H01L29/78

Abstract: Leistungsbauelement, umfassend: – ein Halbleitersubstrat (2) in dem eine Vielzahl von Lastzellen (T1) ausgebildet sind, wobei mindestens einige dieser Lastzellen jeweils eine Feldelektrode (FP) aufweisen, die in Gräben angeordnet sind; und – ein Schaltelement (60) mit – mindestens einer Sensorzelle (T2), die in einem weiteren Graben angeordnet ist, wobei die Sensorzelle (T2) eine Durchbruchsspannung aufweist, die geringer ist als die Durchbruchsspannung der Lastzellen (T1); und – einer Funktionseinheit (F), die angepasst ist, einen Durchbruch der Sensorzelle (T2) zu registrieren, wobei die Funktionseinheit (F) angepasst ist, wenigstens einen Teil der Feldelektroden (FP) der Lastzellen (T1) bei Durchbruch der Sensorzelle (T2) mit einem vorgegebenen elektrischen Potential zu beaufschlagen.

公开(公告)号：DE102014118227A1

公开(公告)日：2015-06-11

申请号：DE102014118227

申请日：2014-12-09

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HIRLER FRANZ ,  MAUDER ANTON ,  MEISER ANDREAS ,  SCHULZE HANS-JOACHIM ,  WEBER HANS ,  ZUNDEL MARKUS

IPC: H01L21/473 ,  H01L21/28 ,  H01L21/335 ,  H01L29/772

Abstract: Es wird ein Verfahren (4000) zur Herstellung einer Halbleiterstruktur bereitgestellt, das aufweisen kann: Ausbilden einer p-dotierten Region angrenzend an eine n-dotierte Region in einem Substrat (4010); und Ausführen einer anodischen Oxidation, um eine Oxidschicht auf einer Oberfläche des Substrats auszubilden, wobei die Oxidschicht in einem ersten Abschnitt der Oberfläche, der sich entlang der n-dotierten Region erstreckt, eine größere Dicke aufweist als die Oxidschicht in einem zweiten Abschnitt der Oberfläche, der sich entlang der p-dotierten Region erstreckt (4020).

公开(公告)号：DE102013111966A1

公开(公告)日：2015-04-30

申请号：DE102013111966

申请日：2013-10-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ZUNDEL MARKUS ,  BACH KARL HEINZ ,  WOOD ANDREW CHRISTOPHER

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06

Abstract: Es wird ein Feldeffektbauelement mit einem Halbleiterkörper bereitgestellt, der sich in einem Randbereich (120) von einer Rückseite (102) bis zu einer Oberseite (101) erstreckt, und der eine Halbleitermesa (20) aufweist, die sich in einer vertikalen Richtung, die senkrecht zu der Rückseite (102) und/oder der Oberseite (101) ist, bis zu einer in einer Höhe (hM) über der Oberseite (101) angeordneten Halbleitermesaoberseite (103) erstreckt, wobei der Halbleiterkörper (40) in einem vertikalen Querschnitt weiter eine Driftregion (1), die sich bis zur Oberseite (101) erstreckt und die teilweise in der Halbleitermesa (20) angeordnet ist; und eine zumindest teilweise in der Halbleitermesa (20) angeordnete Bodyregion (2) aufweist, die einen pn-Übergang (14) mit der Driftregion (1) bildet, der sich zwischen zwei Seitenwänden (21) der Halbleitermesa (20) erstreckt, wobei ein vertikaler Abstand (d) des pn-Übergangs (14) von der Halbleitermesaoberseite (103) in einer horizontalen Richtung variiert und einen größten Wert (d1) in einem von den zwei Seitenwänden (21) beabstandeten Zentralbereich (2c) annimmt, und wobei der größte Wert (d1) zumindest 70% der Höhe (hM) beträgt.

公开(公告)号：DE102014107000A1

公开(公告)日：2014-12-04

申请号：DE102014107000

申请日：2014-05-19

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ZUNDEL MARKUS ,  MEISER ANDREAS

IPC: H01L21/336 ,  H01L21/331 ,  H01L29/739 ,  H01L29/78

Abstract: Die Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterbauelements, das einen Transistor mit einer Zellstruktur aufweist, die eine Vielzahl von Transistorzellen (30) enthält, welche monolithisch in einen Halbleiterkörper (100) integriert und elektrisch parallel geschaltet sind. Bei dem Verfahren wird ein Halbleiterkörper (100) mit einer Oberseite (11) und einer der Oberseite (11) entgegengesetzten Unterseite (12) bereitgestellt. In dem Halbleiterkörper (100) werden eine Vielzahl von ersten Gräben (71), die sich von der Oberseite (11) in den Halbleiterkörper (100) hinein erstrecken, und eine Vielzahl von zweiten Gräben (72), von denen sich ein jeder von der Oberseite (11) tiefer in den Halbleiterkörper (100) hinein erstreckt als jeder der ersten Gräben (71), hergestellt. An einer Oberfläche eines jeden der ersten Gräben (71) wird eine erste Grabenisolationsschicht (81) erzeugt, die an einen ersten Teil (101) des Halbleiterkörpers (100) angrenzt, und an einer Oberfläche eines jeden der zweiten Gräben (72) wird eine zweite Grabenisolationsschicht (82) erzeugt. Weiterhin wird in jedem der ersten Gräben (71) eine Gateelektrode (53) hergestellt. Nach der Herstellung der Gateelektroden (53) wird ein zweiter Teil (102) des Halbleiterkörpers (100) gegenüber dem ersten Teil (101) des Halbleiterkörpers (100) elektrisch isoliert, indem eine untere Schicht (20) des Halbleiterkörpers (100) entfernt wird.

公开(公告)号：DE102013218238B4

公开(公告)日：2014-10-23

申请号：DE102013218238

申请日：2013-09-11

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEISER ANDREAS ,  ZUNDEL MARKUS

IPC: H01L21/336 ,  H01L21/28 ,  H01L21/331 ,  H01L29/739 ,  H01L29/78

Abstract: Verfahren zur Herstellung eines steuerbaren Halbleiterbauelements, wobei das Verfahren die folgenden Schritte umfasst: Bereitstellen eines Halbleiterkörpers (1) mit einer Oberseite (18) und einer Unterseite (19); Erzeugen eines ersten Grabens (21), der sich von der Oberseite (18) in den Halbleiterkörper (1) erstreckt, und eines zweiten Grabens (22, 23), der sich von der Oberseite (18) in den Halbleiterkörper (1) erstreckt, simultan in einem gemeinsamen Ätzprozess, wobei der erste Graben (21) eine erste Breite (w21) und eine erste Tiefe (d21) aufweist, und der zweite Graben (22, 23) eine zweite Breite (w22, w23), die größer ist, als die erste Breite (w21), und eine zweite Tiefe (d22, d23), die größer ist als die erste Tiefe (d21); Erzeugen einer Oxidschicht (3) in dem ersten Graben (21) und in dem zweiten Graben (22, 23) derart, dass die Oxidschicht (3) den ersten Graben (21) füllt und eine Oberfläche des zweiten Grabens (22, 23) elektrisch isoliert, simultan in einem gemeinsamen Prozessschritt; Entfernen der Oxidschicht (3) teilweise oder vollständig aus dem ersten Graben (21) derart, dass der Halbleiterkörper (1) einen frei liegenden ersten Oberflächenabschnitt (10) aufweist, der sich in dem ersten Graben (21) befindet.

公开(公告)号：DE102013113540A1

公开(公告)日：2014-06-18

申请号：DE102013113540

申请日：2013-12-05

Applicant: INFINEON TECHNOLOGIES AG

Inventor： NELLE PETER ,  ZUNDEL MARKUS

IPC: H01L27/06 ,  H01L29/78 ,  H01L29/861

Abstract: Ein Ausführungsbeispiel einer Halbleitervorrichtung (1010) umfasst eine dichte Trenchtransistorzellenanordnung. Die dichte Trenchtransistorzellenanordnung umfasst eine Vielzahl von Transistorzellen (C) in einem Halbleiterkörper (109). Eine Breite w3 eines Transistormesabereiches (M) von jeder Transistorzelle (C) der Vielzahl von Transistorzellen (C) und eine Breite w1 eines ersten Trenches (110) von jeder Transistorzelle (C) der Vielzahl von Transistorzellen (C) erfüllen die folgende Beziehung: w3

公开(公告)号：DE102013015724A1

公开(公告)日：2014-03-20

申请号：DE102013015724

申请日：2013-09-20

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BRASE GABRIELA ,  NELLE PETER ,  SCHINDLER GUENTHER ,  ZUNDEL MARKUS

IPC: H01L29/06 ,  H01L21/76 ,  H01L29/739 ,  H01L29/78

Abstract: Die Beschreibung bezieht sich auf Halbleiterbauelement mit einem Halbleiterkörper, einer Isolation an dem Halbleiterkörper und einem Zellenfeld, welches zumindest teilweise in dem Halbeleiterkörper angeordnet ist. Das Zellenfeld weist zumindest einen p–n Übergang und zumindest eine Kontaktierung auf. Die Isolation ist in lateraler Richtung des Halbleiterkörpers von einer umlaufenden Diffusionsbarriere begrenzt.

公开(公告)号：DE102013108585A1

公开(公告)日：2014-03-13

申请号：DE102013108585

申请日：2013-08-08

Applicant: INFINEON TECHNOLOGIES AG

Inventor： NELLE PETER ,  SCHMALZBAUER UWE ,  HOLZMUELLER JUERGEN ,  ZUNDEL MARKUS

IPC: H01L23/29 ,  H01L21/31 ,  H01L29/40

Abstract: Eine Halbleitervorrichtung (500) weist einen Hauptkörper (100) mit einem einkristallinen Halbleiterkörper (120) auf. Eine Schichtstruktur (200) grenzt direkt an einen zentralen Bereich (610) einer Hauptoberfläche (101) des Hauptkörpers (100) an und weist eine harte dielektrische Schicht auf, die aus einem ersten dielektrischen Material mit einem Young-Modul von mehr als 10 GPa erstellt wurde. Eine Entspannungsschicht (300) grenzt gegenüber des Hauptkörpers (100) direkt an die Schichtstruktur (200) an und erstreckt sich bis über einen äußeren Rand (203) der Schichtstruktur (200) hinaus. Das Bereitstellen der Schichtstruktur (200) in einem Abstand zum Rand des Hauptkörpers (100) und das Bedecken der äußeren Oberfläche (201, 203) der Schichtstruktur (200) mit der Entspannungsschicht (300) erhöht die Zuverlässigkeit der Vorrichtung (500).

公开(公告)号：DE102013105537A1

公开(公告)日：2013-12-05

申请号：DE102013105537

申请日：2013-05-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： AHLERS DIRK ,  ZUNDEL MARKUS ,  BONART DIETRICH ,  BORUCKI LUDGER

IPC: H01L29/86 ,  H01L29/06 ,  H01L29/78 ,  H02J7/00

Abstract: Die Erfindung betrifft eine mit einem Gate versehene Diode, die Sourcebereiche und einen Drainbereich umfasst, welche beide den gleichen Ladungsträgertyp aufweisen. Die Sourcebereiche grenzen direkt an eine erste Fläche eines Halbleiter-Dies an und der Drainbereich grenzt direkt an eine gegenüberliegende zweite Fläche des Halbleiter-Dies an. Der Drainbereich umfasst einen Driftbereich, welcher in einer Epitaxieschicht des Halbleiter-Dies gebildet ist. Basisbereiche eines zweiten Ladungsträgertyps, welcher zu dem ersten Ladungsträgertyp entgegengesetzt ist, sind zwischen den Drainbereichen und den Sourcebereichen vorgesehen. Der Driftbereich umfasst ferner Anpassungsbereiche, die direkt an einen Basisbereich angrenzen und zwischen einem entsprechenden Basisbereich und der zweiten Fläche angeordnet sind. Eine Nettodotierkonzentration in dem Anpassungsbereich ist zumindest das zweifache der Nettodotierkonzentration in dem zweiten Unterbereich. Die Anpassungsbereiche legen in genauer Weise die Durchbruchspannung in Sperrrichtung fest.

公开(公告)号：DE102008058974A1

公开(公告)日：2010-04-29

申请号：DE102008058974

申请日：2008-11-25

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BACHER ERWIN ,  BEHRENDT ANDREAS ,  ORTNER JOERG ,  RIEGER WALTER ,  ZELSACHER RUDOLF ,  ZUNDEL MARKUS

IPC: H01L29/06 ,  H01L29/40