公开(公告)号：DE10320090A1

公开(公告)日：2004-08-26

申请号：DE10320090

申请日：2003-05-05

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BAUER MICHAEL ,  FUERGUT EDWARD ,  VILSMEIER HERMANN ,  GROENINGER HORST ,  BEMMERL THOMAS ,  FINK MARKUS

IPC: H01L21/98 ,  H01L23/498 ,  H01L23/538 ,  H01L25/065 ,  H05K1/18 ,  H05K3/10 ,  H01L23/532 ,  H01L21/768

Abstract: Electronic assembly, especially a printed circuit board, has electronic components (1-3) that are connected via electrical contacts (6) and a conducting region (7) made from plastic (11) that has conductor tracks (8) made from carbonized plastic and or agglomerated nano-particles. The conductor tracks are connected to the component contacts (6) or external contacts (9). Independent claims are also included for the following:- (a) a device for manufacture of a circuit board with carbonized plastic conductor tracks and; (b) a method of manufacture of a circuit board with carbonized plastic conductor tracks.

公开(公告)号：DE102015106552B4

公开(公告)日：2022-06-30

申请号：DE102015106552

申请日：2015-04-28

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FUERGUT EDWARD ,  HABLE WOLFRAM ,  GRUBER MARTIN

IPC: H01L23/46 ,  H01L21/58 ,  H01L23/28 ,  H01L23/48

Abstract: Elektronisches Modul (100, 200, 300, 400, 500), umfassend:einen Interposer (101, 201), umfassend ein keramisches Material undeinen Fluidkanal (102, 202), der in dem keramischen Material ausgebildet ist, und eine metallische, strukturierte Schicht die zusammen mit dem keramischen Material gesintert ist;mindestens einen elektronischen Chip (104, 204, 401, 510), der an der metallischen Schicht befestigt ist und in thermischem Kontakt mit dem Fluidkanal (102, 202) steht;eine Umverdrahtungsschicht (502) zur Umverteilung elektrischer Kontakte in dem elektronischen Modul, wobei die Umverdrahtungsschicht (502) auf dem mindestens einen elektronischen Chip (104, 204, 401, 510) angeordnet ist;eine gemoldete Kapselung, die mindestens teilweise um den mindestens einen elektronischen Chip (104, 204, 401, 510) herum ausgebildet ist,wobei die metallische, strukturierte Schicht direkt auf dem keramischen Material gebildet ist;wobei(i) die gemoldete Kapselung eine Oberflächenstruktur umfasst, die ausgeführt ist zum Befestigen des elektronischen Moduls an einer externen Struktur, oder(ii) das elektronische Modul ein Befestigungselement umfasst, eingebettet in die gemoldete Kapselung.

公开(公告)号：DE102014222189B4

公开(公告)日：2022-06-30

申请号：DE102014222189

申请日：2014-10-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HOHLFELD OLAF ,  HOEGERL JÜRGEN ,  GRÖNINGER HORST ,  FUERGUT EDWARD

IPC: H01L23/48 ,  H01L23/051 ,  H01L25/07

Abstract: Halbleiterbaugruppe umfassend:einen Halbleiterkörper (10), der eine Oberseite und eine der Oberseite entgegengesetzte Unterseite aufweist;eine auf der Oberseite angeordnete obere Hauptelektrode (11);eine auf der Unterseite angeordnete untere Hauptelektrode (12);eine an der Oberseite angeordnete Steuerelektrode (13), mittels der ein elektrischer Strom zwischen der oberen Hauptelektrode (11) und der unteren Hauptelektrode (12) gesteuert werden kann;ein Federelement (13a, 13b, 13c, 13d) zur Druckkontaktierung der Steuerelektrode mit einer von dem Federelement (13a, 13b, 13c, 13d) erzeugten Druckkraft, wobei das Federelement (13a, 13b, 13c, 13d) elektrisch mit der Steuerelektrode (13) verbunden ist, wobei entweder das Federelement (13a, 13b) in stoffschlüssiger Weise mechanisch mit der Steuerelektrode (13) verbunden ist, oder die Halbleiterbaugruppe weiter ein Zwischenelement (13'; 23) aufweist, das zwischen dem Federelement (13a, 13b, 13c, 13d) und der Steuerelektrode (13) angeordnet ist und mit der Steuerelektrode (13) zumindest teilweise stoffschlüssig verbunden ist, sodass die Druckkraft (F) unter anderem auf die Halbleiterbaugruppe (2) wirkt; undein aus Moldmasse (4) gebildetes Gehäuse, in das zumindest der Halbleiterkörper (10) zumindest teilweise eingebettet ist.

公开(公告)号：DE102021129498A1

公开(公告)日：2022-05-19

申请号：DE102021129498

申请日：2021-11-12

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FUERGUT EDWARD ,  JOANNA CHYE JO EAN ,  OTREMBA RALF

IPC: H01L23/367 ,  H01L21/50 ,  H01L23/31 ,  H01L23/467 ,  H01L25/07 ,  H05K7/20

Abstract: Ein vergossenes Halbleiter-Package (100) weist auf: ein in eine Verguss-Verbindung (104) eingebettetes Halbleiter-Die (102); einen ersten Wärmeverteiler (114), der teilweise in die Verguss-Verbindung (104) eingebettet ist und thermisch mit einer ersten Seite (108) des Halbleiter-Dies (102) gekoppelt ist; und einen zweiten Wärmeverteiler (116), der teilweise in die Verguss-Verbindung (104) eingebettet ist und thermisch mit einer der ersten Seite gegenüberliegenden zweiten Seite (112) des Halbleiter-Dies (102) gekoppelt ist. Der erste Wärmeverteiler (114) weist mindestens eine wärmeableitende Struktur auf, welche aus einer nicht von der Verguss-Verbindung (104) bedeckten Seite des ersten Wärmeverteilers (114) herausragt und von dem Halbleiter-Die (102) weg zeigt. Die Verguss-Verbindung (104) ist eingerichtet, ein Fluid über die mindestens eine wärmeableitende Struktur in eine Richtung parallel zu der ersten Seite des Leistungs-Halbleiter-Dies (102) zu leiten. Entsprechende elektronische Baugruppen und Verfahren der Herstellung werden ebenfalls beschrieben.

公开(公告)号：DE102020129423A1

公开(公告)日：2022-05-12

申请号：DE102020129423

申请日：2020-11-09

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FUERGUT EDWARD ,  HONG CHII SHANG ,  LEE TECK SIM ,  OTREMBA RALF ,  PEDONE DANIEL ,  SCHMOELZER BERND

IPC: H01L23/31 ,  H01L21/58 ,  H01L23/367 ,  H01L23/40 ,  H01L23/495

Abstract: Ein Package (100) zum Montieren auf einer Montagebasis (102), wobei das Package (100) einen Träger (106), eine elektronische Komponente (108), welche an dem Träger (106) montiert ist, Leiter (110), welche mit der elektronischen Komponente (108) elektrisch gekoppelt sind und mit der Montagebasis (102) elektrisch zu koppeln sind, und einen linearen Abstandshalter (112) zum Definieren eines Abstands in Bezug auf den Träger (106) aufweist.

公开(公告)号：DE102013113558B4

公开(公告)日：2021-08-19

申请号：DE102013113558

申请日：2013-12-05

Applicant: INFINEON TECHNOLOGIES AG

Inventor： DIEZ WALTER ,  FUERGUT EDWARD ,  THEUSS HORST

IPC: H01L23/50 ,  H01L21/50 ,  H01L21/60 ,  H01L23/28 ,  H01L25/04

Abstract: Eingebettetes Chipgehäuse (222), das Folgendes aufweist:eine Vielzahl von Chips (2021 bis 202n);Kapselungsmaterial (218), das die Vielzahl von Chips (2021 bis 202n) einbettet; zumindest eine elektrische Umverteilungsschicht (224), die mit der Vielzahl von Chips (2021 bis 202n) elektrisch verbunden ist; undeinen gemeinsamen Anschluss (226), der mit der zumindest einen elektrischen Umverteilungsschicht (224) verbunden ist, wobei der gemeinsame Anschluss (226) eine Schnittstelle für zumindest eines von Senden und Empfangen eines gemeinsamen elektrischen Signals zwischen der Vielzahl von Chips (2021 bis 202n) und dem gemeinsamen Anschluss (226) bereitstellt,wobei zumindest einige der Vielzahl von Chips (2021 bis 202n) einen Abfühlteil (216) und eine oder mehrere Kontaktstellen (214) aufweisen, die mit dem Abfühlteil (216) elektrisch verbunden sind.

公开(公告)号：DE102014114294B4

公开(公告)日：2021-03-25

申请号：DE102014114294

申请日：2014-10-01

Applicant: INFINEON TECHNOLOGIES AG

Inventor： AHRENS CARSTEN ,  FISCHER THOMAS ,  FUERGUT EDWARD ,  SCHMENN ANDRE ,  SOJKA DAMIAN

IPC: H01L21/60 ,  H01L21/50 ,  H01L23/31 ,  H01L23/482

Abstract: Verfahren zur Herstellung einer Schaltkreisanordnung (100), wobei das Verfahren (400) aufweist:das Ausbilden einer Vielzahl von Nacktchips (102) in einem Wafer, wobei jeder Nacktchip (102) zumindest ein elektronisches Bauteil (104) und einen ersten Anschluss (106) auf einer ersten Seite (108) des Wafers und einen zweiten Anschluss (110) auf einer zweiten Seite (112) des Wafers entgegengesetzt zu der ersten Seite (108) aufweist,wobei jeder Nacktchip (102) ferner zumindest einen dritten Anschluss (114) auf der zweiten Seite (112) aufweist, wobei die erste Seite (108) die Hauptbearbeitungsseite des Nacktchips (102) ist (410);das Ausbilden einer ersten elektrisch leitenden Struktur (116) durch jeden Nacktchip (102) zur Bereitstellung von Stromfluss von einem jeweiligen dritten Anschluss (114) auf der zweiten Seite (112) des Nacktchips (102) zur ersten Seite (108) durch den jeweiligen Nacktchip (102) (420);das Ausbilden einer zweiten elektrisch leitenden Struktur (118) auf der ersten Seite (108) jedes Nacktchips (102), die den jeweiligen ersten Anschluss (106) seitlich mit der jeweiligen ersten elektrisch leitenden Struktur (116) koppelt (430);das Ausbilden von Gräben (540) im Wafer zwischen den Nacktchips (102);das Ausbilden von Verkapselungsmaterial (120, 602) über der ersten Seite (108) des Wafers und in den Gräben (540) derart, dass die Vielzahl von Nacktchips (102) und die Seitenwände der Nacktchips (102) bedeckt sind (440);das Entfernen von Wafermaterial von der zweiten Seite (112), um das Verkapselungsmaterial (120, 602), das in den Gräben (540) ausgebildet ist, zumindest teilweise freizulegen, sodass das Verkapselungsmaterial (120) die Vielzahl von Nacktchips (102) mechanisch hält; undVereinzeln der Vielzahl von Nacktchips (102) derart, dass das Verkapselungsmaterial (120, 602) die erste Seite (108) und die Seitenwände der Nacktchips (102) bedeckt, wobei der zweite Anschluss (110) und der dritte Anschluss (114) nach dem Prozess des Entfernens von Wafermaterial von der zweiten Seite (112) auf der zweiten Seite (112) der Nacktchips (102) ausgebildet werden.

公开(公告)号：DE102013104952B4

公开(公告)日：2020-09-03

申请号：DE102013104952

申请日：2013-05-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FUERGUT EDWARD ,  HOSSEINI KHALIL ,  MAHLER JOACHIM ,  TIMME HANS-JÖRG

IPC: H01L23/48 ,  H01L21/50 ,  H01L21/60 ,  H01L23/04 ,  H01L25/07

Abstract: Halbleiterpackage, aufweisend:• einen vertikalen Halbleiterchip (20) mit einer ersten Hauptoberfläche (11) auf einer Seite des vertikalen Halbleiterchips (20) und einer zweiten Hauptoberfläche (12) auf einer gegenüberliegenden Seite des vertikalen Halbleiterchips (20), wobei die erste Hauptoberfläche (11) ein erstes Kontaktgebiet (110, 120) enthält und die zweite Hauptoberfläche (12) ein zweites Kontaktgebiet (130) enthält und wobei der vertikale Halbleiterchip (20) eingerichtet ist zum Regeln des Stromflusses von dem ersten Kontaktgebiet (110, 120) zu dem zweiten Kontaktgebiet (130) entlang einer Stromflussrichtung;• eine vorderseitige Metallisierungsschicht (100), die über dem ersten Kontaktgebiet (110, 120) angeordnet ist;• einen rückseitigen Leiter (320), der an dem zweiten Kontaktgebiet (130) der zweiten Hauptoberfläche (12) angeordnet ist; und• ein erstes Kapselungsmittel (50), in dem der vertikale Halbleiterchip (20) und der rückseitige Leiter (320) angeordnet sind, wobei das erste Kapselungsmittel (50) entlang von Seitenwänden, betrachtet bezüglich der Stromflussrichtung, des Halbleiterchips (20) angeordnet ist und wobei das erste Kapselungsmittel (50) einen ersten Teil von Seitenwänden des rückseitigen Leiter (320) bedeckt;• ein zweites Kapselungsmittel (450), das äußere Seitenwände des ersten Kapselungsmittels (50), die vorderseitige Metallisierungsschicht (100) und einen verbleibenden Teil der Seitenwände des rückseitigen Leiters (320) bedeckt, wobei das erste Kapselungsmittel (50) und das zweite Kapselungsmittel (450) selbst dann, wenn sie aus dem gleichen Material bestehen, eine unterschiedliche Grenzfläche aufweisen, weil sie in verschiedenen Prozessschritten ausgebildet werden; und• mehrere Kontaktpads (260, 270, 290), die in einer Hauptoberfläche des zweiten Kapselungsmittels (450) angeordnet sind, wobei die mehreren Kontaktpads ein erstes Kontaktpad (270, 290) umfassen, das durch eine in dem zweiten Kapselungsmittel (450) angeordnete Zwischenverbindung (280b, 280a) an das erste Kontaktgebiet (110, 120) gekoppelt ist.

公开(公告)号：DE102013104337B4

公开(公告)日：2018-02-15

申请号：DE102013104337

申请日：2013-04-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FUERGUT EDWARD ,  NIKITIN IVAN

IPC: H01L21/50 ,  H01L21/304 ,  H01L23/28 ,  H01L23/34 ,  H01L23/482 ,  H01L23/50 ,  H01L25/07 ,  H01L27/092 ,  H01L29/78

Abstract: Verfahren zum Herstellen eines Halbleitergehäuses, wobei das Verfahren Folgendes aufweist: • Anordnen mehrerer Halbleiterchips (20) auf einem Träger (10), wobei jeder der mehreren Halbleiterchips (20) einen ersten Seitenkontaktbereich auf einer ersten Seite und eine gegenüberliegende zweite Seite aufweist, wobei jeder der mehreren Halbleiterchips (20) einen aktiven Bereich benachbart der ersten Seite aufweist, wobei die zweite Seite dem Träger (10) gegenüberliegt; • Bilden eines rekonstituierten Wafers (90) durch Aufbringen eines Einkapselungsmittels (50) an den mehreren Halbleiterchips (20) und dem Träger (10); • Bilden einer Durchgangsöffnung (60) und einer Kontaktöffnung (70) in dem Einkapselungsmittel (50); • Bilden eines ersten Kontaktsegments (110) und eines zweiten Kontaktsegments (120) durch Füllen der Durchgangsöffnung (60) und der Kontaktöffnung (70) mit einem leitfähigen Füllmaterial (80); und • Bilden einzelner Gehäuse durch Vereinzeln des rekonstituierten Wafers (90), • Trennen des rekonstituierten Wafers (90) von dem Träger (10); • Dünnen des rekonstituierten Wafers (90), um die mehreren Halbleiterchips (20) von der zweiten Seite zu dünnen; und • nach dem Dünnen, Bilden einer leitfähigen Platte auf einer zweiten Seite unter einem Kontaktbereich auf einer zweiten Seite, wobei der Kontaktbereich auf der zweiten Seite mit dem ersten Kontaktsegment (110) durch die leitfähige Platte auf der zweiten Seite verbunden wird.

公开(公告)号：DE102016105243A1

公开(公告)日：2017-09-21

申请号：DE102016105243

申请日：2016-03-21

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SANTOS NORBERT JOSON ,  MURUGAN SANJAY KUMAR ,  FUERGUT EDWARD

IPC: H01L23/31 ,  H01L21/50 ,  H01L21/56

Abstract: Eine elektronische Komponente (100), die einen elektrisch leitfähigen Träger (102), einen elektrisch leitfähigen Chip (104) auf dem Träger (102), eine Verkapselungsmasse (106), die mindestens einen Teil von mindestens einem von dem Träger (102) und dem elektronischen Chip (104) verkapselt, und eine Funktionsstruktur (108) umfasst, die einen Oberflächenabschnitt der Verkapselungsmasse (106) bedeckt, wobei mindestens ein Teil des bedeckten Oberflächenabschnitts der Verkapselungsmasse (106) räumlich selektiv aufgeraut ist.