公开(公告)号：KR100760196B1

公开(公告)日：2007-09-20

申请号：KR1020060055270

申请日：2006-06-20

Applicant: 한국전자통신연구원

Inventor： 이자열 ,  김귀동 ,  권종기 ,  김종대 ,  이상흥 ,  조경익

IPC: H03B5/08

CPC classification number: H03B5/1228 ,  H03B5/1215 ,  H03B5/1243 ,  H03B5/1265 ,  H03B5/1271 ,  H03B2201/0208 ,  H03B2201/0266 ,  H03J2200/10

Abstract: 본 발명은 재구성이 가능한 멀티밴드 멀티모드 무선 송수신기에 사용되는 LC공조 전압제어발진기(voltage-controlled oscillator:VCO)에 관한 것으로 광대역 멀티밴드의 주파수를 발생시키기 위해 커패시터 뱅크와 스위칭할 수 있는 인덕터가 내장된 구조이다. 본 발명의 적응성 에미터-축퇴 부성 저항셀을 내장한 LC공조 전압제어발진기에서 커패시터 뱅크에 의한 발진진폭의 불균형을 보상하기 위해 꼬리전류원 대신에 상기 적응성 에미터-축퇴 부성 저항셀을 사용하여 상기 꼬리전류원에 의한 상기 LC공조 전압제어발진기의 위상잡음 열화를 방지한다.
본 발명의 LC 공조 전압제어발진기는, 발진파의 주파수를 결정하는 인덕턴스 성분을 제공하기 위한 인덕턴스부; 발진파의 주파수를 결정하며 제어 비트에 따라 이산적으로 정해지는 커패시턴스 성분을 제공하기 위한 이산 커패시터 뱅크; 및 발진파의 진폭을 일정하게 하기 위해, 상기 제어 비트에 따라 이산적으로 결정되는 부(-)성 저항 성분을 제공하기 위한 이산 부성 저항셀을 포함하는 것을 특징으로 한다.
전압제어발진기, VCO, LC 발진기, 다중 대역 발진기, 꼬리전류원

公开(公告)号：KR1020070061176A

公开(公告)日：2007-06-13

申请号：KR1020060055270

申请日：2006-06-20

Applicant: 한국전자통신연구원

Inventor： 이자열 ,  김귀동 ,  권종기 ,  김종대 ,  이상흥 ,  조경익

IPC: H03B5/08

CPC classification number: H03B5/1228 ,  H03B5/1215 ,  H03B5/1243 ,  H03B5/1265 ,  H03B5/1271 ,  H03B2201/0208 ,  H03B2201/0266 ,  H03J2200/10

Abstract: An LC resonance voltage controlled oscillator for a multiband with an adaptive negative resistance cell is provided to prevent the deterioration of phase noise and to sufficiently compensate for variation of oscillation amplitude. An LC resonance voltage controlled oscillator(300) for a multiband with an adaptive negative resistance cell includes an inductance unit(330), a discrete capacitor bank, and a discrete negative resistance cell(310). The inductance unit provides an inductance component determining the frequency of an oscillating wave. The discrete capacitor bank determines the frequency of the oscillating wave, and provides a capacitance component discretely determined according to a control bit. The discrete negative resistance cell provides a negative resistance component discretely determined by the control bit so as to make amplitude of the oscillating wave uniform.

Abstract translation: 提供一种用于具有自适应负电阻单元的多频带的LC谐振电压控制振荡器，以防止相位噪声的恶化并充分补偿振荡幅度的变化。 用于具有自适应负电阻单元的多频带的LC谐振电压控制振荡器（300）包括电感单元（330），分立电容器组和离散负电阻单元（310）。 电感单元提供确定振荡波频率的电感分量。 离散电容器组确定振荡波的频率，并提供根据控制位离散地确定的电容分量。 离散负电阻单元提供由控制位离散地确定的负电阻分量，以使振荡波的幅度均匀。

公开(公告)号：KR1020070059842A

公开(公告)日：2007-06-12

申请号：KR1020060044929

申请日：2006-05-19

Applicant: 한국전자통신연구원

Inventor： 문재경 ,  조경익 ,  김해천 ,  장우진 ,  임종원 ,  지홍구 ,  안호균

IPC: C25D5/54

CPC classification number: C25D7/123 ,  C25D5/10 ,  C25D5/505

Abstract: A gold bump structure which can reduce defective proportion generated due to causes such as lead opening and the like in a process of bonding the gold bump to semiconductor chips and so on by improving non-uniformity of the gold bump with respect to thickness of a gold bump formed by a plating process, and a fabrication method of the gold bump structure are provided. A gold bump comprises: a seed metal layer formed on a substrate; a plating bump layer formed on an upper portion of the seed metal layer; and a domed gold-rich process alloy formed on an upper portion of the plating bump layer and made from a metal with a low melting point. A fabrication method of a gold bump comprises the steps of: forming a seed metal layer(23) on a substrate(21); plating and forming a gold bump layer(25) on the seed metal layer; forming a metal layer with a low melting point on the gold bump layer; and forming a domed gold-rich process alloy(27) on an upper portion of the low melting point metal layer-formed gold bump layer. The method further comprises the steps of: forming an adhesion layer(22) between the seed metal layer and the substrate; removing the exposed seed metal layer and the adhesion layer under the exposed seed metal layer; and forming a photosensitive film for forming patterns of the gold bump layer.

Abstract translation: 一种金凸块结构，其可以通过改善金凸块相对于金的厚度的不均匀性，从而在金凸块与半导体芯片等接合的过程中减少由于诸如引线开口等原因而产生的不良比例 提供通过电镀工艺形成的凸块，以及金凸块结构的制造方法。 金凸块包括：形成在基板上的种子金属层; 形成在种子金属层的上部的电镀突起层; 以及形成在电镀凸块层的上部并由具有低熔点的金属制成的穹顶金富余工艺合金。 金凸块的制造方法包括以下步骤：在基底（21）上形成种子金属层（23）; 电镀并在种子金属层上形成金突起层（25）; 在金凸点层上形成具有低熔点的金属层; 以及在低熔点金属层形成的金凸块层的上部形成圆顶状富金合金（27）。 该方法还包括以下步骤：在种子金属层和基底之间形成粘合层（22）; 去除暴露的种子金属层下的暴露的种子金属层和粘附层; 以及形成用于形成金凸块层的图案的感光膜。

公开(公告)号：KR100577079B1

公开(公告)日：2006-05-10

申请号：KR1020030097052

申请日：2003-12-26

Applicant: 한국전자통신연구원

Inventor： 민봉기 ,  송영주 ,  심규환 ,  강진영 ,  조경익

IPC: H01L25/065

Abstract: 본 발명은 패키지 기술에 관한 발명이다. 특히 이종체 정렬, 적층 및 절단에 의한 집적 모듈 및 제작 방법에 관한 발명이다.
본 발명은 실리콘 기판과 같은 집적회로 원판(집적회로층)과 세라믹 기판과 같은 수동소자 적층판(수동소자층)을 정렬하여 쌓은 후 절단하는 방법으로 집적화 모듈을 얻는 방법으로, 집적형 프론트-앤드 송수신기 제작 등에 이용될 수 있다. 수동소자층에서는 안테나, 분배기, 결합기, 듀플렉서 등과 같은 수동소자를 집적화함으로써 전파의 송수신, 원하는 신호를 필터링, 높은 Q값의 인덕터 제공하는 등의 기능을 수행한다. 집적회로층은 신호의 증폭, 변조 등의 신호 처리를 하는 기능을 제공한다. 본 발명은 수동소자층과 능동소자층을 같이 집적하여 초소형의 구조가 가능하게 하고, 정렬하여 쌓은 후에 절단함으로써 개개 블록마다 별도의 RF 패키지 처리 또는 신호의 연결선 개수를 줄일 수 있어 블록 단가를 크게 낮출 수 있음을 특징으로 한다.
집적회로층, 수동소자층, 패키지, 정렬, 적층, 절단, 집적 모듈.

公开(公告)号：KR100568067B1

公开(公告)日：2006-04-05

申请号：KR1020030073166

申请日：2003-10-20

Applicant: 한국전자통신연구원

Inventor： 주철원 ,  민병규 ,  이경호 ,  김성일 ,  이종민 ,  강영일 ,  남은수 ,  조경익

IPC: H01L21/28

Abstract: 본 발명은 리프트오프 방법을 이용함에 따른 재현성 저하를 개선시키는데 적합한 화합물반도체소자의 금속배선 형성 방법을 제공하기 위한 것으로, 본 발명은 기판 상부에 접착력 강화를 위한 티타늄(Ti)과 전기도금을 위한 시드 역할을 하는 금(Au)을 순차적으로 형성하는 단계, 상기 금(Au) 상에 금속배선예정영역을 오픈시키는 감광막패턴을 형성하는 단계, 상기 금속배선예정영역에 금속배선 역할을 하는 금(Au)을 전기도금법으로 형성하는 단계, 상기 감광막패턴을 제거하는 단계, 및 상기 티타늄, 금 및 금속배선용 금의 순서로 적층된 금속배선구조를 형성하기 위해 불산용액을 이용하여 습식식각하는 단계를 포함하여, 리프트오프방법이 아닌 습식식각법을 이용하므로써 재현성이 우수하면서 깨끗한 금속배선을 형성할 수 있는 효과가 있다.
화합물반도체소자, HBT, 금속배선, 시드금속, 전기도금, 리프트오프, 습식식각, 불산용액, Au

公开(公告)号：KR100510596B1

公开(公告)日：2005-08-26

申请号：KR1020020075214

申请日：2002-11-29

Applicant: 한국전자통신연구원

Inventor： 지홍구 ,  김해천 ,  문재경 ,  조경익

IPC: H01L21/335

Abstract: 본 발명은 반도체 소자의 트랜지스터 및 그 제조 방법에 관한 것으로, 파이(П) 형태의 단면 구조와 미엔더(Meander) 형태의 평면 구조로 게이트 전극을 게이트 영역에 형성하여 게이트 면적을 증가시키고 이를 통해 게이트가 점유하는 공핍영역(Depletion layer)을 확장시킴으로써, 스위치 트랜지스터의 중요한 특성인 OFF상태에서의 소자 격리 특성 및 단위면적당 고전력 특성의 향상시킴과 동시에 두개의 T형 게이트 전극을 형성할 때 보다 안정된 반도체 공정을 이용함으로써 공정의 재현성을 확보할 수 있는 반도체 소자의 트랜지스터 및 그 제조 방법이 개시된다.

公开(公告)号：KR100494559B1

公开(公告)日：2005-06-13

申请号：KR1020020072689

申请日：2002-11-21

Applicant: 한국전자통신연구원

Inventor： 민병규 ,  김성일 ,  이종민 ,  이경호 ,  주철원 ,  조경익 ,  강영일

IPC: H01L29/737

Abstract: 본 발명은 에미터 렛지(emitter ledge)를 갖는 이종접합 쌍극자 트랜지스터 및 그 제조방법에 관한 것으로, 베이스 전극과 에미터 렛지간의 간격이 정밀하게 제어된 이종접합 쌍극자 트랜지스터 및, 추가적인 마스크의 사용없이 정밀한 렛지 보호막을 형성시킬 수 있는 이종접합 쌍극자 트랜지스터 제조방법을 제공하는 데에 그 목적이 있다. 본 발명의 이종접합 쌍극자 트랜지스터 제조방법에서는, 에미터 메사 형성시 소정 두께의 에미터층을 잔류시켜 에미터 렛지층으로 사용하고, 에미터 메사와 잔류 에미터층 위에 유전체층을 형성하여 식각 마스크로 사용함으로써 에미터층의 측면 식각이 최대한으로 억제된 정밀한 크기의 에미터 렛지를 형성한다. 종래 제조방법에 비하여 식각 정밀도를 향상시킬 수 있으므로 소자 특성에 변화가 없는 균일한 소자의 제조로 수율 향상을 도모할 수 있다.

公开(公告)号：KR100461505B1

公开(公告)日：2004-12-14

申请号：KR1020020011404

申请日：2002-03-04

Applicant: 한국전자통신연구원

Inventor： 백문철 ,  심규환 ,  한기평 ,  김약연 ,  손영준 ,  김태엽 ,  조경익 ,  홍성의 ,  윤순길

IPC: H01L21/84

Abstract: PURPOSE: A method for manufacturing a nitride semiconductor substrate is provided to be capable of reducing manufacturing costs and increasing the area. CONSTITUTION: A buffer layer(11) made of an aluminum nitride(AlN) film is formed on a silicon substrate(10) for buffering lattice mismatch by using MBE(Molecular Bean Epitaxy). An oxide layer(11a) is formed on the buffer layer(11) by performing thermal oxidation processing. A nitride layer(12) is formed on the oxide layer(11a). Then, the silicon substrate(10) is removed.

Abstract translation: 目的：提供一种用于制造氮化物半导体衬底的方法，以能够降低制造成本和增加面积。 构成：在硅衬底（10）上形成由氮化铝（AlN）膜制成的缓冲层（11），以通过使用MBE（分子束外延）缓冲晶格失配。 通过执行热氧化处理在缓冲层（11）上形成氧化物层（11a）。 在氧化物层（11a）上形成氮化物层（12）。 然后，去除硅衬底（10）。

公开(公告)号：KR100392254B1

公开(公告)日：2003-07-23

申请号：KR1020000073339

申请日：2000-12-05

Applicant: 한국전자통신연구원

Inventor： 김상기 ,  구진근 ,  김종대 ,  조경익

IPC: H01L27/02

Abstract: PURPOSE: A thin film inductor is provided to make an inductor and a semiconductor device combine into one chip, by including a trench in which an oxide layer formed in a depth direction of a substrate and a material for shielding electromagnetic wave are filled so that an influence of electromagnetic wave caused by the inductor formed on the same substrate is completely shielded. CONSTITUTION: The thin film inductor is formed on the semiconductor substrate(200), including the first coil(209-1), a magnetic thin film(210) and the second coil(209-2). A trench is formed in the depth direction of the semiconductor substrate so that the electromagnetic wave generated from the thin film inductor does not outflow through the semiconductor substrate.

Abstract translation: 目的：提供薄膜电感器以通过包括其中在基板的深度方向上形成的氧化物层和用于屏蔽电磁波的材料被填充的沟槽来将电感器和半导体器件合并为一个芯片， 由在同一基板上形成的电感引起的电磁波的影响被完全屏蔽。 构成：薄膜电感器形成在包括第一线圈（209-1），磁性薄膜（210）和第二线圈（209-2）的半导体衬底（200）上。 在半导体衬底的深度方向上形成沟槽，使得从薄膜电感器产生的电磁波不会流出半导体衬底。

公开(公告)号：KR1020030056570A

公开(公告)日：2003-07-04

申请号：KR1020010086832

申请日：2001-12-28

Applicant: 한국전자통신연구원

Inventor： 최성율 ,  윤용선 ,  안성덕 ,  송윤호 ,  이진호 ,  조경익

IPC: H01L27/102 ,  B82Y40/00

CPC classification number: H01L51/0504 ,  B82Y10/00 ,  H01L51/0048

Abstract: PURPOSE: A semiconductor device using a single carbon nano tube and a method for manufacturing the same are provided to be capable of improving the degree of integration and operating speed by forming an N-type single carbon nano tube at the predetermined portion of a P-type single carbon nano tube using an implanting process after exposing the predetermined portion of the P-type single carbon nano tube. CONSTITUTION: An emitter(101a) made of a P-type carbon nano tube, a collector(101b) made of the P-type carbon nano tube, and a base(102) made of an N-type carbon nano tube are formed at the upper portion of a substrate. An emitter and collector electrode(202,203) are formed at the emitter and collector, respectively. A base electrode(201) is formed at the base.

Abstract translation: 目的：提供一种使用单个碳纳米管的半导体器件及其制造方法，其能够通过在P-型碳纳米管的预定部分形成N型单碳纳米管来提高集成度和操作速度， 在暴露P型单碳纳米管的预定部分之后使用注入工艺的单碳纳米管。 构成：由P型碳纳米管构成的发射体（101a），由P型碳纳米管构成的集电体（101b）和由N型碳纳米管构成的基体（102）形成在 衬底的上部。 在发射极和集电极处分别形成发射极和集电极（202,203）。 在基部形成有基极201。