公开(公告)号：DE102011054035B4

公开(公告)日：2020-08-20

申请号：DE102011054035

申请日：2011-09-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BERGER RUDOLF ,  LEHNERT WOLFGANG ,  MAUDER ANTON ,  SCHULZE HANS-JOACHIM ,  FOERG RAIMUND ,  GRUBER HERMANN ,  RUHL GÜNTHER ,  KELLERMANN KARSTEN ,  SOMMER MICHAEL ,  ROTTMAIR CHRISTIAN ,  RUPP ROLAND

IPC: H01L21/30 ,  H01L21/265 ,  H01L21/304 ,  H01L21/306

Abstract: Verfahren zum Herstellen eines Verbundwafers, aufweisend:Bereitstellen eines monokristallinen Halbleiterwafers (10) mit einer ersten Seite (11) und einer gegenüber der ersten Seite (11) angeordneten zweiten Seite (12);Abscheiden einer Formmasse (35) aufweisend zumindest Kohlenstoffpulver und/oder Pech auf der zweiten Seite (12) des Halbleiterwafers (10); undTempern der abgeschiedenen Formmasse (35) zum Ausbilden eines an dem Halbleiterwafer angebrachten Graphitträgers (36).

公开(公告)号：DE102019129537A1

公开(公告)日：2020-05-20

申请号：DE102019129537

申请日：2019-10-31

Applicant: INFINEON TECHNOLOGIES AG

Inventor： LEENDERTZ CASPAR ,  ESTEVE ROMAIN ,  MAUDER ANTON ,  MEISER ANDREAS ,  ZIPPELIUS BERND

IPC: H01L29/78 ,  H01L27/07

Abstract: Ausführungsformen von SiC-Vorrichtungen und entsprechende Herstellungsverfahren werden bereitgestellt. In einigen Ausführungsformen weist die SiC-Vorrichtung Abschirmgebiete (130) am Boden (106) einiger Gategräben (102) und nichtlineare Übergänge auf, die mit dem SiC-Material (100) am Boden (106) anderer Gategräben (102) ausgebildet sind. In anderen Ausführungsformen weist die SiC-Vorrichtung die Abschirmgebiete (130) am Boden (106) der Gategräben (102) und in Reihen angeordnet auf, welche in einer Richtung quer zu einer Längsausdehnung der Gräben (102) verlaufen. In noch anderen Ausführungsformen weist die SiC-Vorrichtung die Abschirmgebiete (130) und die nichtlinearen Übergänge auf, und wobei die Abschirmgebiete (130) in Reihen angeordnet sind, welche in einer Richtung quer zu einer Längsausdehnung der Gräben (102) verlaufen.

公开(公告)号：DE102015215024B4

公开(公告)日：2019-02-21

申请号：DE102015215024

申请日：2015-08-06

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KÜCK DANIEL ,  AICHINGER THOMAS ,  HIRLER FRANZ ,  MAUDER ANTON

IPC: H01L29/68 ,  H01L29/06 ,  H01L29/161 ,  H01L29/201 ,  H01L29/739 ,  H01L29/78

Abstract: Halbleiterbauelement (1), das einen ersten Lastanschluss (11), einen zweiten Lastanschluss (12), einen Steueranschluss (13) und einen Halbleiterkörper (10) mit einer Driftzone (101) umfasst, wobei der Halbleiterkörper (10) durch ein Halbleitermaterial mit einer Bandlücke, die größer als die Bandlücke von Silizium ist, ausgebildet ist und dazu konfiguriert ist, einen Laststrom zwischen dem ersten Lastanschluss (11) und dem zweiten Lastanschluss (12) zu leiten und wobei das Halbleiterbauelement (1) Folgendes beinhaltet:- eine Sourcezone (102), die in dem Halbleiterkörper (10) angeordnet und mit dem ersten Lastanschluss (11) elektrisch verbunden ist;- eine zusammenhängende Zone (103), die in dem Halbleiterkörper (10) angeordnet ist und die Sourcezone (102) von der Driftzone (101) isoliert;- einen Graben (14), der sich in den Halbleiterkörper (10) entlang einer vertikalen Richtung (Z) erstreckt und einen Isolator (141) umfasst, der mit der zusammenhängenden Zone (103) in Kontakt steht; und- eine erste Elektrode (131), die innerhalb des Grabens (14) angeordnet und von dem Halbleiterkörper (10) durch den Isolator (141) isoliert ist, wobei die erste Elektrode (131) mit dem Steueranschluss (13) elektrisch verbunden ist; und- eine zweite Elektrode (132), die innerhalb des Grabens (14) angeordnet und von dem Halbleiterkörper (10) durch den Isolator (141) isoliert ist, wobei der Isolator (141) die zweite Elektrode (132) von der ersten Elektrode (131) isoliert; wobei sich die zusammenhängende Zone (103) mindestens soweit entlang der vertikalen Richtung (Z) erstreckt wie der Graben (14).

公开(公告)号：DE102013211572B4

公开(公告)日：2019-02-14

申请号：DE102013211572

申请日：2013-06-19

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SCHAEFFER CARSTEN ,  KOMARNITSKYY VOLODYMYR ,  MAUDER ANTON ,  MILLER GERHARD ,  PFIRSCH FRANK ,  SCHULZE HANS-JOACHIM ,  SCHULZE HOLGER ,  WERBER DOROTHEA

IPC: H01L29/739 ,  H01L29/06 ,  H01L29/32 ,  H01L29/78 ,  H01L29/861

Abstract: Halbleiterbauelement, das aufweist:ein Zellengebiet (110), das wenigstens eine Bauelementzelle aufweist, wobei die wenigstens eine Bauelementzelle ein erstes Bauelementgebiet (14) eines ersten Leitfähigkeitstyps aufweist;ein Driftgebiet (11) eines zweiten Leitfähigkeittyps, das an das erste Bauelementgebiet (14) der wenigstens einen Bauelementzelle angrenzt;ein dotiertes Gebiet (40) des ersten Leitfähigkeitstyps, das an das Driftgebiet angrenzt und einen pn-Übergang mit dem Driftgebiet (11) bildet; undLadungsträgerlebensdauerverringerungsmittel (41; 42), die dazu ausgebildet sind, eine Ladungsträgerlebensdauer in dem dotierten Gebiet (40) des ersten Leitfähigkeitstyps zu reduzieren,wobei eine Position der Ladungsträgerlebensdauerverringerungsmittel (41; 42) in dem dotierten Gebiet (40; 44) des ersten Leitfähigkeitstyps so gewählt ist, dass ein von dem pn-Übergang ausgehendes Verarmungsgebiet die Ladungsträgerlebensdauerverringerungsmittel (41; 42; 43; 44) nicht erreicht, wenn eine der Spannungsfestigkeit des Halbleiterbauelements entsprechende Spannung an den pn-Übergang angelegt wird.

公开(公告)号：DE102017108047A1

公开(公告)日：2018-10-18

申请号：DE102017108047

申请日：2017-04-13

Applicant: INFINEON TECHNOLOGIES AG

Inventor： WEYERS JOACHIM ,  MAUDER ANTON ,  GAMERITH STEFAN ,  HIRLER FRANZ

IPC: H01L23/60 ,  H01L21/336 ,  H01L29/78

Abstract: Eine Halbleitervorrichtung umfasst einen Halbleiterkörper mit einer ersten Oberfläche und einer der ersten Oberfläche gegenüberliegenden zweiten Oberfläche. In dem Halbleiterkörper ist eine Transistorstruktur ausgebildet. Eine Grabenstruktur erstreckt sich von der ersten Oberfläche in den Halbleiterkörper. Eine Struktur zum Schutz gegen elektrostatische Entladung ist in der Grabenstruktur untergebracht. Die Struktur zum Schutz gegen elektrostatische Entladung umfasst ein erstes Anschlussgebiet und ein zweites Anschlussgebiet. Eine Source-Kontaktstruktur an der ersten Oberfläche ist mit Sourcegebieten der Transistorstruktur und mit dem ersten Anschlussgebiet elektrisch verbunden. Eine Gate-Kontaktstruktur an der ersten Oberfläche ist mit einer Gateelektrode der Transistorstruktur und mit dem zweiten Anschlussgebiet elektrisch verbunden.

公开(公告)号：DE102015117994B4

公开(公告)日：2018-07-12

申请号：DE102015117994

申请日：2015-10-22

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MAUDER ANTON ,  NIEDERNOSTHEIDE FRANZ-JOSEF ,  SANDOW CHRISTIAN

IPC: H01L29/78 ,  H01L21/331 ,  H01L21/336 ,  H01L29/06 ,  H01L29/739

Abstract: Leistungshalbleitertransistor (1), der einen mit einem ersten Lastanschluss (11) gekoppelten Halbleiterkörper (10) umfasst, wobei der Transistor (1) zudem Folgendes aufweist:- eine Halbleiter-Drift-Region (100), die im Halbleiterkörper (10) umfasst ist und Dotierstoffe eines ersten Leitfähigkeitstyps aufweist;- einen ersten Graben (13-1), der sich entlang einer vertikalen Richtung (Z) in den Halbleiterkörper (10) erstreckt, wobei der erste Graben (13-1) eine erste Steuerelektrode (131-1) aufweist, die durch einen ersten Isolator (132-1) vom Halbleiterkörper (10) elektrisch isoliert ist, wobei der erste Graben (13-1) durch zwei erste Grabenseitenwände (133-1) seitlich begrenzt und durch einen ersten Grabenboden (134-1) vertikal begrenzt ist;- eine erste Source-Region (101-1), die zu einer der ersten Grabenseitenwände (133-1) seitlich angrenzend angeordnet und mit dem ersten Lastanschluss (11) elektrisch verbunden ist;- eine erste Halbleiterkanalregion (102-1), die vom Halbleiterkörper (10) umfasst und zu derselben ersten Grabenseitenwand (133-1) wie die erste Source-Region (101-1) seitlich angrenzend angeordnet ist, wobei die erste Halbleiterkanalregion (102-1) Dotierstoffe eines zweiten Leitfähigkeitstyps aufweist und die erste Source-Region (101-1) von der Drift-Region (100) isoliert;- einen zweiten Graben (13-2), der sich entlang der vertikalen Richtung (Z) in den Halbleiterkörper (10) erstreckt, wobei der zweite Graben (13-2) durch zwei zweite Grabenseitenwände (133-2) seitlich begrenzt und durch einen zweiten Grabenboden (134-2) vertikal begrenzt ist; und- eine zusammenhängende Führungszone (103) vom zweiten Leitfähigkeitstyp, die mit dem ersten Lastanschluss (11) elektrisch verbunden ist und sich von diesem ausgehend tiefer als der erste Grabenboden (134-1) in den Halbleiterkörper (10) erstreckt, wobei die Führungszone (103) von der ersten Halbleiterkanalregion (102-1) getrennt und zu jeder der anderen der zwei ersten Grabenseitenwände (133-1) und einer der zweiten Grabenseitenwände (133-2) angrenzend angeordnet ist, wobei sich die Führungszone (103) in einem tiefer als der erste Grabenboden (134-1) angeordneten Abschnitt (1033) seitlich zur ersten Halbleiterkanalregion (102-1) erstreckt, und wobei der Abschnitt (1033) und der erste Grabenboden (134-1) einen gemeinsamen seitlichen Ausdehnungsbereich aufweisen, der zumindest 50% der Gesamtausdehnung des ersten Grabenbodens (134-1) entlang einer ersten seitlichen Richtung (X) beträgt.

公开(公告)号：DE102016112018A1

公开(公告)日：2018-01-04

申请号：DE102016112018

申请日：2016-06-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MAUDER ANTON ,  NIEDERNOSTHEIDE FRANZ-JOSEF ,  SANDOW CHRISTIAN

IPC: H01L29/739 ,  H01L29/06 ,  H01L29/30 ,  H01L29/78

Abstract: Eine Leistungshalbleitervorrichtung (1) umfasst: einen Halbleiterkörper (10), der an eine erste Lastanschlussstruktur (11) und an eine zweite Lastanschlussstruktur (12) gekoppelt ist; ein aktives Zellenfeld (16), das in dem Halbleiterkörper (10) verwirklicht ist und das ausgebildet ist, einen Laststrom (15) zu leiten, wobei das aktive Zellenfeld (16) von einer Randabschlusszone (18) umgeben ist; eine Vielzahl von ersten Zellen (141) und eine Vielzahl von zweiten Zellen (142), die in dem aktiven Zellenfeld (16) vorgesehen sind, und die jeweils ausgebildet sind, den Laststrom (15) zu steuern, und die jeweils auf der einen Seite mit der ersten Lastanschlussstruktur (11) elektrisch verbunden sind und auf der anderen Seite mit einer Driftregion (100) des Halbleiterkörpers (10) elektrisch verbunden sind, wobei die Driftregion (100) Dotanden eines ersten Leitfähigkeitstyps umfasst; wobei jede erste Zelle (141) eine erste Mesa (101) umfasst, wobei die erste Mesa (101) enthält: eine erste Anschlussregion (1011), die Dotanden des ersten Leitfähigkeitstyps hat und elektrisch mit der ersten Lastanschlussstruktur (11) verbunden ist, und eine erste Kanalregion (1012), die an die Driftregion (100) gekoppelt ist; wobei jede zweite Zelle (142) eine zweite Mesa (102) umfasst, wobei die zweite Mesa (102) enthält: eine zweite Anschlussregion (1021), die Dotanden des zweiten Leitfähigkeitstyps hat und elektrisch mit der ersten Lastanschlussstruktur (11) verbunden ist, und eine zweite Kanalregion (1022), die an die Driftregion (100) gekoppelt ist; wobei jede erste Mesa (101) und jede zweite Mesa (102) in einer Richtung (X) senkrecht zu einer Richtung (Z) des Laststroms (15) innerhalb der jeweiligen Mesa (101, 102) durch eine Isolationsstruktur (133) räumlich begrenzt ist und in dieser Richtung (X) eine totale Ausdehnung (DX13; DX23) von weniger als 100 nm aufweist. Das aktive Zellenfeld (16) ist von einer Ableitungsregion (104) umgeben, welche zwischen dem aktiven Zellenfeld (16) und der Randabschlusszone (18) angeordnet ist, wobei die Ableitungsregion (104) Dotanden des zweiten Leitfähigkeitstyps hat und elektrisch mit der ersten Lastanschlussstruktur (11) verbunden ist.

公开(公告)号：DE102016112016A1

公开(公告)日：2018-01-04

申请号：DE102016112016

申请日：2016-06-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MAUDER ANTON ,  NIEDERNOSTHEIDE FRANZ-JOSEF ,  SANDOW CHRISTIAN

IPC: H01L29/739 ,  H01L29/78

Abstract: Eine Leistungshalbleitervorrichtung (1) umfasst einen Halbleiterkörper (10), der an eine erste Lastanschlussstruktur (11) und an eine zweite Lastanschlussstruktur (12) gekoppelt ist; ein aktives Zellenfeld (16), das in dem Halbleiterkörper (10) verwirklicht ist und das ausgebildet ist, einen Laststrom (15) zu leiten; eine Vielzahl von ersten Zellen (141) und eine Vielzahl von zweiten Zellen (142), die in dem aktiven Zellenfeld (16) vorgesehen sind, und die jeweils auf der einen Seite mit der ersten Lastanschlussstruktur (11) elektrisch verbunden sind und auf der anderen Seite mit einer Driftregion (100) des Halbleiterkörpers (10) elektrisch verbunden sind, wobei die Driftregion (100) Dotanden eines ersten Leitfähigkeitstyps umfasst. Jede erste Zelle (141) umfasst eine erste Mesa (101), wobei die erste Mesa (101) enthält: eine erste Anschlussregion (1011), die Dotanden des ersten Leitfähigkeitstyps hat und elektrisch mit der ersten Lastanschlussstruktur (11) verbunden ist, und eine erste Kanalregion (1012), die an die Driftregion (100) gekoppelt ist. Jede zweite Zelle (142) umfasst eine zweite Mesa (102), wobei die zweite Mesa (102) enthält: eine zweite Anschlussregion (1021), die Dotanden eines zweiten Leitfähigkeitstyps hat und elektrisch mit der ersten Lastanschlussstruktur (11) verbunden ist, und eine zweite Kanalregion (1022), die an die Driftregion (100) gekoppelt ist. Jede erste Mesa (101) und jede zweite Mesa (102) ist in einer Richtung (X) senkrecht zu einer Richtung (Z) des Laststroms (15) innerhalb der jeweiligen Mesa (101, 102) durch eine Isolationsstruktur (133) räumlich begrenzt und weist in dieser Richtung (X) eine totale Ausdehnung (DX13; DX23) von weniger als 100 nm auf. Für wenigstens 50 % der totalen Fläche des aktiven Zellenfelds (16) beträgt die Anzahl der zweiten Zellen (142) wenigstens 1,2 mal die Anzahl der ersten Zellen (141).

公开(公告)号：DE102016111998A1

公开(公告)日：2018-01-04

申请号：DE102016111998

申请日：2016-06-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： LAVEN JOHANNES GEORG ,  SCHULZE HANS-JOACHIM ,  MAUDER ANTON ,  SCHUSTEREDER WERNER ,  RUPP ROLAND

IPC: H01L21/308 ,  H01L21/336 ,  H01L29/423 ,  H01L29/739 ,  H01L29/78

Abstract: Durch Richten eines Ionenstrahls (690) mit einer Strahldivergenz (θ) auf eine Prozessoberfläche (101a) eines Halbleitersubstrats (500a) werden parallele Elektrodengräben (150a) im Halbleitersubstrat (500a) ausgebildet. Eine Mittelachse des gerichteten Ionenstrahls (690) ist zu einer Normalen (105) zur Prozessoberfläche (101a) unter einem Neigungswinkel (α) geneigt, wobei der Neigungswinkel (α) und/oder die Strahldivergenz (θ) ungleich Null sind/ist. Das Halbleitersubstrat (500a) wird entlang einer Richtung parallel zur Prozessoberfläche (101a) während einer Ausbildung der Elektrodengräben (150a) bewegt. Eine leitfähige Elektrode (155) wird in den Elektrodengräben (150a) ausgebildet, wobei erste Seitenwände (151) der Elektrodengräben (150a) zur Normalen (105) unter einem ersten Böschungswinkel (φ1) mit φ1 = (α + θ/2) geneigt sind und zweite Seitenwände (152) zur Normalen (105) unter einem zweiten Böschungswinkel (φ2) mit φ2 = (α– θ/2) geneigt sind.

公开(公告)号：DE102017113952A1

公开(公告)日：2017-12-28

申请号：DE102017113952

申请日：2017-06-23

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEISER ANDREAS ,  BARRENSCHEEN JENS ,  MAUDER ANTON

IPC: H03K17/687 ,  G01R31/27 ,  H01L23/62

Abstract: Ein Schalter ist bereitgestellt, der einen Schaltertransistor sowie eine Überwachungskomponente zum Überwachen eines Steuersignals, das an den Schaltertransistor angelegt wird, aufweist. Mit der Überwachungskomponente kann eine Überwachung des Steuersignals bei manchen Implementierungen unabhängig von einem Lastpfad möglich sein.