中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

124 records (took 0.026 seconds)

    Siliziumcarbid-Halbleitervorrichtung mit Graben-Gatestruktur und vertikalem Pn-Übergang zwischen einem Bodygebiet und einer Driftstruktur
    13.
    发明专利
    Siliziumcarbid-Halbleitervorrichtung mit Graben-Gatestruktur und vertikalem Pn-Übergang zwischen einem Bodygebiet und einer Driftstruktur 未知

    公开(公告)号：DE102017122634A1

    公开(公告)日：2019-03-28

    申请号：DE102017122634

    申请日：2017-09-28

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： MEISER ANDREAS ,  ESTEVE ROMAIN ,  RUPP ROLAND

    IPC: H01L29/78 ,  H01L21/331 ,  H01L21/336 ,  H01L29/739

    Abstract: Eine Halbleitervorrichtung (500) enthält Graben-Gatestrukturen (150), die sich von einer ersten Oberfläche (101) in einen Halbleiterkörper (100) aus Siliziumcarbid erstrecken. Die Graben-Gatestrukturen (150) enthalten eine Gateelektrode (155) und sind entlang einer ersten horizontalen Richtung (191) voneinander beabstandet und erstrecken sich in ein Bodygebiet (120) mit einer longitudinalen Achse parallel zu der ersten horizontalen Richtung. Erste Abschnitte (pnll) erster pn-Übergänge (pnl) zwischen den Bodygebieten (120) und einer Driftstruktur (130) sind zu der ersten Oberfläche (101) geneigt und zu der ersten horizontalen Richtung (191) parallel. Sourcegebiete (110) bilden zweite pn-Übergänge (pn2) mit den Bodygebieten (120). Eine Gatelänge (lg) der Gateelektrode (155) entlang einer zweiten horizontalen Richtung (192), die zur ersten horizontalen Richtung (191) orthogonal ist, ist größer als eine Kanallänge (lc) zwischen den ersten Abschnitten (pnll) der ersten pn-Übergänge (pnl) und den zweiten pn-Übergängen (pn2).

    VERGRABENE ISOLIERUNGSGEBIETE UND VERFAHREN ZU DEREN BILDUNG
    14.
    发明专利
    VERGRABENE ISOLIERUNGSGEBIETE UND VERFAHREN ZU DEREN BILDUNG 未知

    公开(公告)号：DE102016124207A1

    公开(公告)日：2018-06-14

    申请号：DE102016124207

    申请日：2016-12-13

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： SCHÄFFER CARSTEN ,  MOSER ANDREAS ,  SCHULZE HANS-JOACHIM ,  RUPP ROLAND ,  KÜNLE MATTHIAS ,  DAINESE MATTEO

    IPC: H01L21/31 ,  H01L21/331 ,  H01L21/336

    Abstract: Ein Verfahren zum Herstellen einer Halbleitervorrichtung umfasst ein Ausbilden eines vergrabenen Isolierungsgebiets innerhalb eines Substrats, indem das Substrat unter Verwendung von Ätz- und Abscheidungsprozessen bearbeitet wird. Über dem vergrabenen Isolierungsgebiet wird an einer ersten Seite des Substrats eine Halbleiterschicht gebildet. Vorrichtungsgebiete werden in der Halbleiterschicht geschaffen. Das Substrat wird von einer zweiten Seite des Substrats aus abgedünnt, um das vergrabene Isolierungsgebiet freizulegen. Das vergrabene Isolierungsgebiet wird selektiv entfernt, um eine untere Oberfläche des Substrats freizulegen. Unter der unteren Oberfläche des Substrats wird ein leitfähiges Gebiet ausgebildet.

    Verfahren zum Bearbeiten eines Halbleiter-Wafers oder mehrerer Halbleiter-Wafer und Schutzabdeckung zum Abdecken des Halbleiter-Wafers
    16.
    发明专利
    Verfahren zum Bearbeiten eines Halbleiter-Wafers oder mehrerer Halbleiter-Wafer und Schutzabdeckung zum Abdecken des Halbleiter-Wafers 未知

    公开(公告)号：DE102016112977A1

    公开(公告)日：2018-01-18

    申请号：DE102016112977

    申请日：2016-07-14

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： SANTOS RODRIGUEZ FRANCISCO JAVIER ,  RUPP ROLAND

    IPC: H01L21/30 ,  H01L21/77 ,  H01L27/04 ,  H01L29/66

    Abstract: Gemäß verschiedenen Ausführungsformen kann ein Verfahren aufweisen, einen Halbleiter-Wafer (102, 202) zu bearbeiten, welcher eine erste Hauptprozessierseite (102t) und eine zweite Hauptprozessierseite (102b) aufweist, die der ersten Hauptprozessierseite (102t) gegenüberliegt; wobei der Halbleiter-Wafer (102, 202) auf der ersten Hauptprozessierseite (102t) mindestens einen Schaltkreisbereich (102s) mit mindestens einem elektronischen Schaltkreis aufweist. Gemäß verschiedenen Ausführungsformen kann das Verfahren zum Bearbeiten des Halbleiter-Wafers (102, 202) aufweisen: Bilden einer den mindestens einen Schaltkreisbereich (102s) zumindest teilweise umgebenden Versteifungsstruktur (106), welche den Halbleiter-Wafer (102, 202) versteift, wobei die Versteifungsstruktur (106) zumindest über einem Teil des mindestens einen Schaltkreisbereichs (102s) eine Aussparung (106a) aufweist; Dünnen des Halbleiter-Wafers (102, 202), der die Versteifungsstruktur (106) aufweist, von der zweiten Hauptprozessierseite (102b) aus.

    VERFAHREN ZUM BILDEN EINES HALBLEITERBAUELEMENTS UND HALBLEITERBAUELEMENT
    18.
    发明专利
    VERFAHREN ZUM BILDEN EINES HALBLEITERBAUELEMENTS UND HALBLEITERBAUELEMENT 未知

    公开(公告)号：DE102015112649A1

    公开(公告)日：2017-02-02

    申请号：DE102015112649

    申请日：2015-07-31

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： RUPP ROLAND ,  LEHNERT WOLFGANG ,  SANTOS RODRIGUEZ FRANCISCO JAVIER ,  SCHULZE HANS-JOACHIM

    IPC: H01L21/30 ,  H01L21/20 ,  H01L21/28 ,  H01L21/302 ,  H01L21/331 ,  H01L21/336 ,  H01L21/66

    Abstract: Ein Verfahren zum Bilden eines Halbleiterbauelements und ein Halbleiterbauelement werden bereitgestellt. Das Verfahren beinhaltet das Bereitstellen eines Waferstapels (40), der einen Trägerwafer (20), der Graphit aufweist, und einen Bauelementwafer (1, 2) aufweist, der ein Halbleitermaterial mit breiter Bandlücke aufweist und eine erste Seite (21) und eine zweite Seite (22) gegenüber der ersten Seite (21) aufweist, wobei die zweite Seite (22) an dem Trägerwafer (20) befestigt ist, Definieren von Bauelementregionen (D) des Waferstapels (40), teilweises Entfernen des Trägerwafers (20), sodass Öffnungen (25) in dem Trägerwafer (20) gebildet werden, die in jeweiligen Bauelementregionen (D) angeordnet sind, und sodass der Bauelementwafer (1, 2) von einem Rest (20') des Trägerwafers (20) gestützt wird; und Weiterbearbeiten des Bauelementwafers (1, 2), während der Bauelementwafer (1, 2) von dem Rest (20') des Trägerwafers (20) gestützt bleibt.

Patent Agency Ranking