패턴 형성 방법, 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치
    21.
    发明公开
    패턴 형성 방법, 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치 有权
    图案形成方法,半导体器件制造方法和半导体器件制造装置

    公开(公告)号:KR1020090088815A

    公开(公告)日:2009-08-20

    申请号:KR1020090011848

    申请日:2009-02-13

    Abstract: A method for forming a pattern, and a method and an apparatus for manufacturing a semiconductor device are provided to simplify a manufacturing process and to reduce a manufacturing cost by forming a fine pattern thinner than the exposure limit. A first pattern is formed by patterning a first mask material layer comprised of the photoresist(201). A width of a first pattern is reduced and a predetermined width is formed in a trimming process(202). A boundary layer made of the material removed selectively by the photoresist is formed in the surface of the first pattern(203). A second mask material layer made of the material to selectively remove the boundary layer is formed in the surface of the boundary layer. A part of the second mask material layer is removed to expose the upper part of the boundary layer(205). A second pattern with the second mask material layer in the upper part is formed in a boundary layer etching process(206).

    Abstract translation: 提供一种形成图案的方法,以及用于制造半导体器件的方法和装置,以简化制造工艺并通过形成比暴露极限更薄的精细图案来降低制造成本。 通过图案化由光致抗蚀剂(201)构成的第一掩模材料层来形成第一图案。 第一图案的宽度减小,并且在修剪处理(202)中形成预定宽度。 由第一图案(203)的表面形成由光致抗蚀剂选择性地除去的材料制成的边界层。 在边界层的表面形成由选择性去除边界层的材料制成的第二掩模材料层。 去除第二掩模材料层的一部分以暴露边界层(205)的上部。 在边界层蚀刻工艺(206)中形成具有上部的第二掩模材料层的第二图案。

    기판 처리 방법, 컴퓨터 기억 매체 및 기판 처리 시스템
    26.
    发明公开
    기판 처리 방법, 컴퓨터 기억 매체 및 기판 처리 시스템 有权
    基板处理方法,计算机和基板处理系统的存储介质

    公开(公告)号:KR1020140109816A

    公开(公告)日:2014-09-16

    申请号:KR1020140023473

    申请日:2014-02-27

    CPC classification number: G03F7/405 H01L21/0274

    Abstract: The objective of the present invention is to properly or efficiently form a photoresist pattern on a substrate. A first resist pattern (402) is formed on the wafer (W) [(a) of fig 8], by performing a photolithography process on a wafer (W). Alcohol is injected to the middle exposure region (403) of the side of the first resist pattern (402). Also, a metal is eroded by the alcohol in the middle exposure region (403) [(b) of fig 8]. A second resist pattern (406) is formed on the wafer (W) [(c) of fig 8], by removing a non-exposure region (404) which is the inside of the middle exposure region (403) in the first resist pattern (402) and has a metal to be not eroded. A preset pattern (408) is formed in an object layer (400) [(d) of fig 8], by performing an etching process on the object layer (400) by using the second resist pattern (406) as a mask.

    Abstract translation: 本发明的目的是在衬底上正确或有效地形成光致抗蚀剂图案。 通过在晶片(W)上进行光刻工艺,在晶片(W)上形成第一抗蚀剂图案(402)(图8的(a))。 将醇注入第一抗蚀剂图案(402)侧的中间曝光区域(403)。 此外,在图8的中间曝光区域(403)[(b)]中,金属被腐蚀。 通过去除作为第一抗蚀剂中的中间曝光区域(403)的内部的非曝光区域(404),在图8的(...)晶片(W)上形成第二抗蚀图案(406) 图案(402)并且具有不被腐蚀的金属。 通过使用第二抗蚀剂图案(406)作为掩模,通过对对象层(400)进行蚀刻处理,在图8的(d)的对象层(400)中形成预设图案(408)。

    기판 세정 장치, 기판 세정 시스템, 기판 세정 방법 및 기억 매체
    27.
    发明公开
    기판 세정 장치, 기판 세정 시스템, 기판 세정 방법 및 기억 매체 审中-实审
    基板清洁装置,基板清洁系统,基板清洁方法和存储介质

    公开(公告)号:KR1020140019741A

    公开(公告)日:2014-02-17

    申请号:KR1020130090350

    申请日:2013-07-30

    Abstract: The present invention is to remove particles attached to a substrate while preventing the erosion of an underlayer or pattern damage. According to the embodiment, a substrate cleaning device comprises a first solution supply part and a second solution supply part. The first solution supply part supplies a process solution for forming a layer on the substrate and including a volatile component to the substrate. The second solution supply part supplies a removal solution for removing all process solution including a solidified or a harden process solution supplied by the first solution supply part from the substrate. [Reference numerals] (9) Decompression device

    Abstract translation: 本发明是为了除去附着在基材上的颗粒,同时防止底层或图案损伤的侵蚀。 根据实施例,基板清洗装置包括第一溶液供给部和第二溶液供给部。 第一溶液供应部件提供用于在基板上形成层并且包含挥发性组分的工艺解决方案。 第二溶液供应部件提供去除溶液,用于从基材除去包括由第一溶液供应部分提供的固化或硬化工艺溶液的所有工艺溶液。 (附图标记)(9)减压装置

    반도체 장치의 제조 방법 및 레지스트 도포·현상 처리 시스템

    公开(公告)号:KR101059174B1

    公开(公告)日:2011-08-25

    申请号:KR1020090007118

    申请日:2009-01-29

    CPC classification number: G03B27/52 G03F7/30 G03F7/40

    Abstract: (과제) 패턴 붕괴를 일으키는 일 없이, 레지스트 패턴을 슬림화하는 것이 가능한 반도체 장치의 제조 방법을 제공하는 것이다.
    (해결 수단) 하지층(1)상에 레지스트층(3)을 형성하는 공정과, 레지스트층(3)에 가용층(3a) 및 불용층(3b)의 패턴으로 이루어지는 노광 패턴을 얻는 공정과, 노광 패턴이 형성된 레지스트층(3)으로부터 가용층(3a)을 제거하여, 레지스트 패턴(3c)을 형성하는 공정과, 레지스트 패턴(3c)으로부터 중간 노광 영역(3d)을 제거하는 공정과, 중간 노광 영역(3d)이 제거된 레지스트 패턴(3c)에, 이 레지스트 패턴(3c)을 가용화시키는 가용화 물질을 발생시키는 반응 물질을 도입하여, 중간 노광 영역(3d)이 제거된 레지스트 패턴(3c)의 표면에 새로운 가용층(3e)을 형성하는 공정과, 레지스트 패턴(3c)으로부터 새로운 가용층(3e)을 제거하는 공정을 구비한다.
    하지층, 레지스트층, 가용화 물질

    반도체 장치의 제조 방법 및 레지스트 도포·현상 처리 시스템
    29.
    发明公开
    반도체 장치의 제조 방법 및 레지스트 도포·현상 처리 시스템 有权
    半导体装置的制造方法及其应用与开发的系统

    公开(公告)号:KR1020090093802A

    公开(公告)日:2009-09-02

    申请号:KR1020090007118

    申请日:2009-01-29

    CPC classification number: G03B27/52 G03F7/30 G03F7/40 G03F7/092 G03F7/405

    Abstract: A method of manufacturing a semiconductor apparatus, and system for processing application and development of resist are provided to reduce the manufacturing cost and improve throughput. The resist layer(3) is formed on the under layer(1). The exposure pattern consisting of the pattern of the disuse layer(3b) and insoluble layer(3a) is formed on the resist layer. The insoluble layer is removed from the resist layer to form the resist pattern(3c). The middle exposure region(3d) is removed from the resist pattern. The new insoluble layer(3e) is formed in the surface of the resist pattern in which reactant is introduced. The new insoluble layer is removed from the resist pattern.

    Abstract translation: 提供一种制造半导体装置的方法以及用于处理抗蚀剂的应用和开发的系统,以降低制造成本并提高生产量。 抗蚀剂层(3)形成在下层(1)上。 在抗蚀剂层上形成由废用层(3b)和不溶层(3a)的图案组成的曝光图案。 从抗蚀剂层除去不溶层以形成抗蚀剂图案(3c)。 中间曝光区域(3d)从抗蚀剂图案中去除。 在其中引入反应物的抗蚀剂图案的表面中形成新的不溶层(3e)。 从抗蚀剂图案中除去新的不溶层。

    반도체 디바이스의 제조 방법
    30.
    发明授权
    반도체 디바이스의 제조 방법 有权
    制造半导体器件的工艺

    公开(公告)号:KR100870806B1

    公开(公告)日:2008-11-27

    申请号:KR1020067027903

    申请日:2005-06-29

    Abstract: 본 발명에 따른 반도체 디바이스의 제조 방법에서는, 피처리체 상에 배치된 피에칭막(74) 상에 소정의 개구 패턴을 갖는 에칭 마스크(75b)를 형성한다. 다음에, 제 1 처리실 내에 있어서, 에칭 마스크(75b)의 개구 패턴을 통해 피에칭막(74)에 에칭 처리를 실시하는 것에 의해, 피에칭막에 홈 또는 구멍(78a)을 형성한다. 다음에, 에칭 처리 후의 피처리체를, 진공 분위기 하에서 제 1 처리실로부터 제 2 처리실로 반송한다. 다음에, 제 2 처리실 내에 있어서, 피에칭막(74)의 노출부인 홈 또는 구멍(78a)의 측면부에 실릴화 처리를 실시한다.

Patent Agency Ranking