公开(公告)号：DE10321496B4

公开(公告)日：2006-07-27

申请号：DE10321496

申请日：2003-05-13

Applicant: INFINEON TECHNOLOGIES AG

Inventor： GOLDBACH MATTHIAS ,  HECHT THOMAS ,  BIRNER ALBERT ,  KUDELKA STEPHAN

IPC: H01L27/08 ,  H01L21/02 ,  H01L21/8242

公开(公告)号：DE102004031453A1

公开(公告)日：2006-02-09

申请号：DE102004031453

申请日：2004-06-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BIRNER ALBERT ,  WEBER ANDREAS ,  SCHLOESSER TILL ,  LUETZEN JOERN

IPC: H01L21/314 ,  H01L21/324 ,  H01L21/336 ,  H01L21/8242

Abstract: The present invention relates to a method for producing a dielectric on a semiconductor body having the following steps that are to be performed successively: provision of a semiconductor body, application of a dielectric layer on at least parts of a first surface of the semiconductor body in such a way as at least partly to form an interface between the dielectric layer and the semiconductor body, and thermal annealing of the semiconductor body and the dielectric layer. The method according to the invention is distinguished by the fact that temporally prior to the annealing, for the purpose of improving the saturation and the electrical properties, fluorine-containing particles are introduced into regions of the semiconductor body and/or of the dielectric layer which adjoin the interface. The present invention furthermore relates to a corresponding semiconductor structure.

公开(公告)号：DE10138981B4

公开(公告)日：2005-09-08

申请号：DE10138981

申请日：2001-08-08

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BIRNER ALBERT ,  GOLDBACH MATTHIAS

IPC: H01L21/3063 ,  H01L21/316 ,  H01L21/334 ,  H01L21/8242

Abstract: In a process for the electrochemical oxidation of a semiconductor substrate that has recesses, such as for example, capacitor trenches or mesopores, formed in a silicon surface region, self-limited oxide formation takes place. The end of this formation is reached as a function of the process parameters such as the doping of the silicon region, the applied voltage and the composition of the electrolyte used, as soon as either a predetermined maximum layer thickness of the formed oxide or a predetermined minimum residual silicon layer thickness between two adjacent recesses is reached. The self-limiting is achieved either as a result of the overall voltage applied over the silicon oxide layer, which has already formed, dropping or as a result of the space charge regions of adjacent recesses coming into contact with one another.

公开(公告)号：DE102004002242A1

公开(公告)日：2005-08-11

申请号：DE102004002242

申请日：2004-01-15

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HECHT THOMAS ,  FOERSTER MATTHIAS ,  BIRNER ALBERT ,  ORTH ANDREAS ,  STADTMUELLER MICHAEL

IPC: H01L21/8239 ,  H01L21/334 ,  H01L21/8229 ,  H01L21/8242 ,  H01L29/94

Abstract: The invention provides a method for fabricating a memory cell, a substrate ( 101 ) being provided, a trench-type depression ( 102 ) being etched into the substrate ( 101 ), a barrier layer ( 103 ) being deposited non-conformally in the trench-type depression ( 102 ), grain elements ( 104 ) being grown on the inner areas of the trench-type depression ( 102 ), a dielectric layer ( 202 ) being deposited on the surfaces of the grain elements and the inner areas of the trench-type depression, and a conduction layer being deposited on the dielectric layer, the grain elements ( 104 ) growing selectively on the inner areas ( 105 ) of the trench-type depression ( 102 ) in an electrode region ( 301 ) forming a lower region of the trench-type depression ( 102 ) and an amorphous silicon layer continuing to grow in a collar region ( 302 ) forming an upper region of the trench-type depression ( 102 ).

公开(公告)号：DE102017113679B4

公开(公告)日：2022-09-01

申请号：DE102017113679

申请日：2017-06-21

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BIRNER ALBERT ,  BRECH HELMUT ,  ZIGLDRUM MATTHIAS ,  BRAUN MICHAELA ,  ECKL CHRISTIAN

IPC: H01L29/78 ,  H01L21/336

Abstract: Halbleitervorrichtung, die aufweist:ein Halbleitersubstrat (100) mit einem spezifischen Volumenwiderstand ρ≥ 100 Ohm-cm, einer vorderen Oberfläche (12) und einer hinteren Oberfläche (13);wenigstens einen LDMOS-(Lateral Diffused Metal Oxide Semiconductor)-Transistor (14) in dem Halbleitersubstrat (100); undeine RESURF-Struktur (15), die eine dotierte vergrabene Schicht (16) aufweist, die in dem Halbleitersubstrat (100) angeordnet ist, die zu der vorderen Oberfläche (13) und der hinteren Oberfläche (14) beabstandet ist und die mit einem Kanalgebiet (17) und/oder einem Bodykontaktgebiet (18) des LDMOS-Transistors (14) gekoppelt ist,wobei die vergrabene Schicht (16), das Kanalgebiet (17) und das Bodykontaktgebiet (18) jeweils eine Dotierungsstoffkonzentration eines ersten Leitfähigkeitstyps aufweisen.

公开(公告)号：DE102010028137B4

公开(公告)日：2018-07-12

申请号：DE102010028137

申请日：2010-04-22

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SEIDEL UWE ,  OBERNHUBER THORSTEN ,  BIRNER ALBERT ,  EHRENTRAUT GEORG

IPC: H01L21/283 ,  H01L21/768

Abstract: Verfahren (100) zum Herstellen einer elektrisch leitfähigen Verbindung zwischen einer ersten Oberfläche eines Halbleitersubstrats (210) und einer zweiten Oberfläche des Halbleitersubstrats (210), wobei das Verfahren folgende Schritte aufweist:Herstellen (110) eines Lochs (220) von der ersten Oberfläche des Halbleitersubstrats (210) in das Halbleitersubstrat (210);Bilden einer Barriereschicht (310) auf der Oberfläche des Lochs (220), wobei die Barriereschicht (310) Titan oder Titannitrid aufweist;Bilden (120) einer ersten elektrisch leitfähigen Schicht (230) auf der Barriereschicht (310), wobei die erste elektrisch leitfähige Schicht (230) Wolfram aufweist und wobei die Barriereschicht (310) als eine Diffusionsbarriere für das Wolfram der ersten elektrisch leitfähigen Schicht (230) verwendet wird;Entfernen (130) der ersten elektrisch leitfähigen Schicht (230) von der ersten Oberfläche des Halbleitersubstrats (210), wobei die erste elektrisch leitfähige Schicht (230) zumindest mit reduzierter Dicke in dem Loch (220) verbleibt;Bilden einer zweiten elektrisch leitfähigen Schicht (320) über der verbleibenden ersten elektrisch leitfähigen Schicht (230), wobei die zweite elektrisch leitfähige Schicht (320) Kupfer aufweist;Füllen (140) des Lochs (220) mit Kupfer (240), wobei die zweite elektrisch leitfähige Schicht (320) als eine Keimschicht für die Kupferfüllung (240) verwendet wird; undDünnen (150) des Halbleitersubstrats (210) beginnend von einer Oberfläche, die eine gegenüberliegende Oberfläche der ersten Oberfläche des Halbleitersubstrats (210) ist, um die zweite Oberfläche des Halbleitersubstrats (210) zu erhalten, wobei das Loch (220) an der zweiten Oberfläche des Halbleitersubstrats (210) freigelegt wird.

公开(公告)号：DE102005002675A1

公开(公告)日：2006-09-21

申请号：DE102005002675

申请日：2005-01-20

Applicant: INFINEON TECHNOLOGIES AG

Inventor： WELLHAUSEN UWE ,  HOLLATZ MARK ,  DAS ARABINDA ,  KLIPP ANDREAS ,  SPERLICH HANS-PETER ,  BIRNER ALBERT ,  HEIDEMEYER HENRY

IPC: H01L21/314 ,  H01L21/762

Abstract: The method involves pretreating a semiconductor structure before superimposing the spin-on layer to obtain a plane surface of the spin-on layer. A liner layer is superimposed on a semiconductor structure before the superimposition of the spin-on-layer. The semiconductor structure supports a planar superimposition of the spin-on layer on it. An oxide layer is superimposed as a liner layer, whose thickness is greater than 2.0 mm. An independent claim is also included for a semiconductor structure, in particular a semiconductor wafer with a substrate.

公开(公告)号：DE10234952B3

公开(公告)日：2004-04-01

申请号：DE10234952

申请日：2002-07-31

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BIRNER ALBERT ,  GOLDBACH MATTHIAS ,  LUETZEN JOERN ,  ORTH ANDREAS ,  MANGER DIRK ,  KUDELKA STEPHAN ,  HECHT THOMAS ,  HEINECK LARS

IPC: H01L27/108 ,  H01L21/00 ,  H01L21/20 ,  H01L21/334 ,  H01L21/8242 ,  H01L29/94

Abstract: Production of a semiconductor structure comprises preparing a semiconductor substrate (1), forming a trench (5) in the substrate, filling the trench with a liquid filling material or a dissolvable material, hardening the filling material, removing the filling material from the upper region of the trench up to the boundary surface to define a collar region (15), providing a liner (30) in the collar region, penetrating the liner at the boundary surface to the filling material, and removing the filling material from the lower region of the trench.

公开(公告)号：DE10240106A1

公开(公告)日：2004-03-11

申请号：DE10240106

申请日：2002-08-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HECHT THOMAS ,  SCHROEDER UWE ,  SEIDL HARALD ,  GUTSCHE MARTIN ,  JAKSCHIK STEFAN ,  KUDELKA STEPHAN ,  BIRNER ALBERT

IPC: H01L21/02 ,  H01L21/28 ,  H01L21/311 ,  H01L21/316 ,  H01L21/768 ,  H01L21/8246 ,  H01L27/115 ,  H01L29/08 ,  H01L29/49 ,  H01L21/283 ,  H01L21/8242

Abstract: Etching process for removing material from semiconductor wafers comprises preparing a semiconductor wafer as substrate, providing an etching signal layer (2) on sections of the substrate surface, providing a process layer (3) on sections of the etching signal layer, removing sections of the process layer, producing an etching signal during exposure of the removed sections of the etching signal layer lying below the process layer, and stopping the etching process depending on the etching signals. The etching signal layer is formed by sequential gas phase deposition or molecular beam epitaxy as dielectric layer made from a metal oxide or rare earth oxide. An Independent claim is also included for an etching signal layer.

公开(公告)号：DE10111761A1

公开(公告)日：2002-10-02

申请号：DE10111761

申请日：2001-03-12

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BIRNER ALBERT ,  GOLDBACH MATTHIAS ,  FRANOSCH MARTIN ,  LEHMANN VOLKER ,  LUETZEN JOERN

IPC: H01L21/00 ,  H01L21/3063 ,  C25D7/12 ,  H01L21/288 ,  H01L21/60 ,  H01L21/68 ,  H01L23/48