公开(公告)号：CN1137506C

公开(公告)日：2004-02-04

申请号：CN98117739.5

申请日：1998-09-02

Applicant: 阿尔卑斯电气株式会社

Inventor： 松房秀人 ,  萩谷隆一

IPC: H01L21/60

CPC classification number: G06F3/044 ,  H05K1/0289 ,  H05K1/116 ,  H05K3/281 ,  H05K3/305 ,  H05K3/321 ,  H05K3/361 ,  H05K3/363 ,  H05K3/4069 ,  H05K3/4611 ,  H05K2201/096 ,  H05K2201/09781 ,  H05K2201/10666 ,  H05K2201/10977 ,  H05K2203/0455 ,  H05K2203/1178 ,  Y10S428/901 ,  Y10T428/24273 ,  Y10T428/24322 ,  Y10T428/24917

Abstract: 本发明的层压基板虽在传感器基板(2)与PCB(20)之间，夹着保护膜(7)与连接层(8)，但在传感器基板(2)的通孔(35)与PCB(20)的通孔(23)的连通部分，在保护膜(7)与连接层(8)上形成缺口部，形成与层压基板边缘部外侧连通的排气口(36)。虽从传感器基板(2)的表面将导电材料(11)充填到通孔(35)内，但因通孔内的空气被从排气口(36)排出，所以导电材料(11)可确实地得到充填，保证了电极(12)与接合区(28)的接通。

公开(公告)号：CN1433256A

公开(公告)日：2003-07-30

申请号：CN03101702.9

申请日：2003-01-17

Applicant: 富士通株式会社

Inventor： 首藤贵志 ,  高桥康仁 ,  饭田宪司 ,  高野宪治 ,  宫崎幸雄

IPC: H05K3/46 ,  H05K3/40 ,  H05K1/00 ,  H05K1/11

CPC classification number: H05K3/423 ,  H05K1/036 ,  H05K3/0032 ,  H05K3/184 ,  H05K3/426 ,  H05K3/4602 ,  H05K2201/09563 ,  H05K2201/096 ,  H05K2201/09827 ,  H05K2201/09845 ,  H05K2203/0733 ,  Y10T29/49126 ,  Y10T29/4913 ,  Y10T29/49155

Abstract: 本发明涉及一种制造印刷电路板的方法，该方法包括：在绝缘衬底上的预定位置形成穿透孔；然后，在绝缘衬底的正面和背面，形成具有预定图形的抗蚀剂薄膜；对形成了抗蚀剂薄膜的绝缘衬底进行电镀以在绝缘衬底的正面和背面形成导电电镀图形，并在穿透孔的内表面形成导电通路，该导电电镀图形通过导电通路互相相连；以及后续清除抗蚀剂薄膜。

公开(公告)号：CN1429063A

公开(公告)日：2003-07-09

申请号：CN02143160.4

申请日：2002-09-13

Applicant: 株式会社东芝

Inventor： 八甫谷明彦

IPC: H05K3/42

CPC classification number: H05K1/115 ,  H05K3/429 ,  H05K2201/0187 ,  H05K2201/09518 ,  H05K2201/096 ,  H05K2201/09645 ,  Y10T29/49165

Abstract: 一种多层印制线路板，包括一个多层基片(18)。该基片(18)具有多个导体层(20a，20b，20c，20d，20e，20f，20g，20h)，多个设置于导体层(20a，20b，20c，20d，20e，20f，20g，20h)之间的绝缘层(21)，一个贯入这些绝缘层(21)并带有一个和导体层(20a，20b，20c，20d，20e，20f，20g，20h)电连接的涂覆层(24，62)的通路孔，及一个该通路孔(22，61)穿过其中的涂覆阻挡层(23，51a，51b)。该涂覆阻挡层(23，51a，51b)向该通路孔(22，61)内部暴露并且把该涂覆层(24，62)分割成多个部分(25a，25b，52a，52b，52c，63a，63b)。该涂覆层(24，62)的这些部分(25a，25b，52a，52b，52c，63a，63b)电气上和导体层(20a，20b，20c，20d，20e，20f，20g，20h)连接。

公开(公告)号：CN1348678A

公开(公告)日：2002-05-08

申请号：CN99816559.X

申请日：1999-05-21

Applicant: 揖斐电株式会社

Inventor： 浅井元雄 ,  苅谷隆 ,  岛田宪一 ,  濑川博史

IPC: H05K3/46

CPC classification number: H05K3/4602 ,  H05K3/382 ,  H05K2201/0215 ,  H05K2201/0347 ,  H05K2201/09536 ,  H05K2201/09563 ,  H05K2201/0959 ,  H05K2201/096

Abstract: 在内层中有导体电路的多层内芯基板上,交互层叠层间树脂绝缘层和导体层,各导体层间形成靠穿孔来连接的外附布线层而成的多层印刷电路板,其中上述多层内芯基板有覆盖内芯料上形成的内层导体电路的树脂绝缘层,并且在该树脂绝缘层上形成贯通此层而达到上述内层导体电路的穿孔,而且在此树脂绝缘层和上述内芯料上形成贯通它们的导电通孔,而且在该导电通孔中填充填充料。外附布线层的穿孔的一部分位于上述导电通孔的正上方,直接连接到该导电通孔。可以提供一种即使把内芯基板多层化,也可以经由导电通孔充分确保与内芯基板内的内层导体电路的电气连接的,有利于导电通孔的高密度化的高密度电路板。

公开(公告)号：CN1336260A

公开(公告)日：2002-02-20

申请号：CN01132849.5

申请日：2001-07-19

Applicant: 日本碍子株式会社

Inventor： 武内幸久 ,  辻裕之 ,  北村和正 ,  山口良则

IPC: B21D28/26

CPC classification number: B26F1/02 ,  B26F2210/08 ,  B32B38/04 ,  B32B2038/047 ,  B32B2457/08 ,  H05K1/0306 ,  H05K1/0393 ,  H05K3/005 ,  H05K3/4611 ,  H05K3/4629 ,  H05K3/4635 ,  H05K3/4638 ,  H05K2201/096 ,  H05K2203/0195 ,  H05K2203/1476

Abstract: 一种采用冲头和模具的用于加工具有大高宽比通孔的工业部件的方法,包括:由所述冲头在第一片板材上加工第一孔的第一步骤;第一片板材与模板紧密接触的第二步骤,此时,冲头不从第一孔拉出;所述冲头升起第三步骤,以便于所述冲头的端部从升起的所述第一片板材底部断面略微拉回;由所述冲头在第二片板材上加工第二孔的第四步骤;升起与所述第一片板材紧密接触的第二片板材第五步骤,此时,所述冲头不从第二孔拉出;所述冲头升起的第六步骤,以便于冲头的端部从升起的所述第二片板材的底部轻微拉回;随后继续重复上述第四至第六步骤,使多片板材叠成多层。

公开(公告)号：CN1283380A

公开(公告)日：2001-02-07

申请号：CN98812767.9

申请日：1998-12-24

Applicant: 伊比登株式会社

Inventor： 白井诚二 ,  岛田宪一 ,  浅井元雄

IPC: H05K3/46

CPC classification number: H05K3/4644 ,  H05K1/113 ,  H05K1/115 ,  H05K3/184 ,  H05K3/3452 ,  H05K3/3457 ,  H05K3/381 ,  H05K3/384 ,  H05K3/423 ,  H05K3/4602 ,  H05K3/4661 ,  H05K2201/09563 ,  H05K2201/096 ,  H05K2201/09745 ,  H05K2201/099

Abstract: 提供一种通路孔和通路孔之间连接的可靠性好的具有填充通路结构的多层印刷布线板。将电镀物48填充在下层层间树脂绝缘层40上设置的开口部42中,形成表面平坦的下层通路孔50。然后,在该下层通路孔50的上层层间树脂绝缘层60上设置开口62,形成下层通路孔70。这里,下层通路孔50的表面是平坦的,在该表面上不残留树脂,所以能确保下层通路孔50和上层通路孔70连接的可象性。另外,由于下层通路孔50的表面是平坦的,所以即使重叠地形成上层通路孔70,也无损于多层印刷布线板表面的平滑性。

公开(公告)号：CN1051670C

公开(公告)日：2000-04-19

申请号：CN95106664.1

申请日：1995-05-22

Applicant: 国际商业机器公司

Inventor： 杰罗姆·A·弗兰肯 ,  理查德·F·弗兰肯 ,  罗纳德·L·艾姆肯 ,  肯思·A·范德李

IPC: H05K3/46 ,  H05K1/00 ,  B32B9/00

CPC classification number: H05K3/462 ,  H01L23/5385 ,  H01L2224/16225 ,  H05K1/112 ,  H05K1/162 ,  H05K3/0023 ,  H05K3/0094 ,  H05K3/445 ,  H05K3/4623 ,  H05K3/4641 ,  H05K2201/0175 ,  H05K2201/0179 ,  H05K2201/0317 ,  H05K2201/0355 ,  H05K2201/0373 ,  H05K2201/09309 ,  H05K2201/09509 ,  H05K2201/09536 ,  H05K2201/0959 ,  H05K2201/096 ,  H05K2201/09718 ,  H05K2201/10378 ,  H05K2203/0307 ,  Y10S428/901 ,  Y10T29/49165

Abstract: 一种可叠置电路板层的制造方法，该电路板层设置有电源配置、信号配置和电容去耦合构造。该制造方法包括的步骤为：利用一金属芯薄片、使芯薄片形成图形，选择性地将芯薄片包封在绝缘层之中，选择性地淀积金属以形成通道，接插件和信号线条，以及在各通道和接插件上利用金属接合形成枝状结构，以便从电路板层的板面的上方和下方进行可叠装的连接。

公开(公告)号：CN109786355A

公开(公告)日：2019-05-21

申请号：CN201811342215.6

申请日：2018-11-13

Applicant: 亚德诺半导体无限责任公司

Inventor： J·库比克 ,  B·P·斯滕森 ,  M·N·莫里塞

IPC: H01L23/50 ,  H01L21/48

CPC classification number: H01L21/76885 ,  C23C18/1605 ,  C23C18/1651 ,  C25D5/022 ,  C25D5/10 ,  C25D7/123 ,  H01L21/0331 ,  H01L21/2885 ,  H01L21/76846 ,  H01L21/76852 ,  H01L21/76873 ,  H01L23/5226 ,  H01L23/53238 ,  H01L28/10 ,  H05K1/0265 ,  H05K3/184 ,  H05K3/188 ,  H05K3/244 ,  H05K3/422 ,  H05K3/424 ,  H05K2201/0367 ,  H05K2201/0391 ,  H05K2201/09563 ,  H05K2201/096 ,  H05K2201/09845 ,  H05K2203/0716 ,  H05K2203/1407 ,  H05K2203/1423 ,  H05K2203/1476

Abstract: 本公开涉及电镀金属化结构。所公开的技术一般涉及通过电镀形成用于集成电路器件的金属化结构，更具体地说，涉及比用于限定金属化结构的模板更厚的金属化结构。在一方面，一种金属化集成电路器件的方法包括：在通过第一掩模层形成的第一开口中在基板上电镀第一金属，其中第一开口限定基板的第一区域，并且在通过第二掩模层形成的第二开口中在基板上电镀第二金属，其中第二开口限定基板的第二区域。第二开口比第一开口宽，并且第二区域包括基板的第一区域。

公开(公告)号：CN104766850B

公开(公告)日：2018-04-17

申请号：CN201410437081.1

申请日：2014-08-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 梁裕民 ,  吴俊毅

IPC: H01L23/488 ,  H01L21/60

CPC classification number: H01L23/49838 ,  H01L22/14 ,  H01L23/481 ,  H01L23/49811 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/49894 ,  H01L24/02 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/17 ,  H01L24/81 ,  H01L2224/0401 ,  H01L2224/11614 ,  H01L2224/11622 ,  H01L2224/131 ,  H01L2224/13144 ,  H01L2224/13294 ,  H01L2224/133 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16235 ,  H01L2224/16238 ,  H01L2224/1712 ,  H01L2224/17132 ,  H01L2224/81424 ,  H01L2224/81444 ,  H01L2224/81447 ,  H01L2224/81455 ,  H01L2224/81466 ,  H01L2224/81815 ,  H01L2924/01057 ,  H01L2924/01072 ,  H01L2924/05042 ,  H01L2924/0533 ,  H01L2924/0534 ,  H01L2924/05342 ,  H01L2924/05432 ,  H01L2924/05442 ,  H01L2924/05994 ,  H01L2924/14 ,  H01L2924/1531 ,  H01L2924/15787 ,  H01L2924/2064 ,  H01L2924/20641 ,  H05K1/0268 ,  H05K1/113 ,  H05K3/4007 ,  H05K3/4682 ,  H05K2201/0367 ,  H05K2201/096 ,  H05K2201/0989 ,  H05K2201/10674 ,  H05K2203/0353 ,  H01L2924/014 ,  H01L2924/00014

Abstract: 本发明提供了一种管芯和一种衬底。该管芯包括至少一个集成电路芯片，且该衬底包括至少部分延伸穿过该衬底的导电柱的第一子集和第二子集。导电柱的第一子集的每个都包括突出于衬底的表面的凸块焊盘，且导电柱的第二子集的每个都部分形成凹进衬底的表面中的迹线。通过多个导电凸块将管芯连接到衬底，多个导电凸块的每个都延伸到凸块焊盘的一个焊盘和管芯之间。

公开(公告)号：CN104823275B

公开(公告)日：2018-04-06

申请号：CN201380061988.6

申请日：2013-05-27

Applicant: 日本特殊陶业株式会社

Inventor： 和田英敏 ,  伊藤达也 ,  永井诚

IPC: H01L23/12 ,  H05K3/46

CPC classification number: H05K1/11 ,  H01L23/49811 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/49844 ,  H01L2924/0002 ,  H05K1/113 ,  H05K3/3436 ,  H05K3/3452 ,  H05K3/4007 ,  H05K3/4644 ,  H05K2201/0347 ,  H05K2201/09536 ,  H05K2201/096 ,  H05K2201/097 ,  H05K2201/09709 ,  H05K2201/09727 ,  H05K2203/0594 ,  H05K2203/0597 ,  H01L2924/00

Abstract: 本发明提供一种能够高密度地配置连接端子、提高布线设计的自由度并且提高连接端子的连接可靠性的布线基板。本发明的布线基板的特征在于，包括：层叠体，其是一层以上的绝缘层和一层以上的导体层层叠起来而成的；布线，其形成在层叠体上；连接端子，其为柱状，直接形成在布线上，并且与布线的两侧面中的至少一侧面抵接；以及阻焊剂层，其覆盖布线，使连接端子的至少一部分暴露，布线的供连接端子形成的位置处的宽度小于连接端子在宽度方向上的长度。