公开(公告)号：EP2111637A4

公开(公告)日：2012-08-08

申请号：EP08728172

申请日：2008-01-24

Applicant: IBM

Inventor： BELYANSKY MICHAEL P ,  BONILLA GRISELDA ,  LIU XIAO HU ,  NGUYEN SON VAN ,  SHAW THOMAS M ,  SHOBHA HOSADURGA K ,  YANG DAEWON

IPC: H01L23/12 ,  H01L21/3105 ,  H01L21/318 ,  H01L21/768

CPC classification number: H01L21/02123 ,  H01L21/02126 ,  H01L21/02167 ,  H01L21/0217 ,  H01L21/02274 ,  H01L21/02348 ,  H01L21/318 ,  H01L21/3185 ,  H01L21/76826 ,  H01L21/76828 ,  H01L21/76834

公开(公告)号：EP1854131A4

公开(公告)日：2011-03-30

申请号：EP06849665

申请日：2006-01-12

Applicant: IBM

Inventor： DIMITRAKOPOULOS CHRISTOS D ,  GATES STEPHEN M ,  GRILL ALFRED ,  LANE MICHAEL W ,  LINIGER ERIC G ,  LIU XIAO HU ,  NGUYEN SON VAN ,  NEUMAYER DEBORAH A ,  SHAW THOMAS M

IPC: H01L21/20 ,  B05C11/00 ,  B32B3/26

CPC classification number: H01L21/76834 ,  C23C16/30 ,  C23C16/56 ,  H01L21/02126 ,  H01L21/02203 ,  H01L21/02274 ,  H01L21/02282 ,  H01L21/02348 ,  H01L21/3105 ,  H01L21/31058 ,  H01L21/31633 ,  H01L21/76801 ,  H01L21/76825 ,  H01L21/76828 ,  H01L21/76829 ,  H01L21/76832 ,  Y10T428/249953 ,  Y10T428/249969 ,  Y10T428/249979

公开(公告)号：WO2008091985A3

公开(公告)日：2008-10-02

申请号：PCT/US2008051870

申请日：2008-01-24

Applicant: IBM ,  BELYANSKY MICHAEL P ,  BONILLA GRISELDA ,  LIU XIAO HU ,  NGUYEN SON VAN ,  SHAW THOMAS M ,  SHOBHA HOSADURGA K ,  YANG DAEWON

Inventor： BELYANSKY MICHAEL P ,  BONILLA GRISELDA ,  LIU XIAO HU ,  NGUYEN SON VAN ,  SHAW THOMAS M ,  SHOBHA HOSADURGA K ,  YANG DAEWON

IPC: H01L23/12

CPC classification number: H01L21/02123 ,  H01L21/02126 ,  H01L21/02167 ,  H01L21/0217 ,  H01L21/02274 ,  H01L21/02348 ,  H01L21/318 ,  H01L21/3185 ,  H01L21/76826 ,  H01L21/76828 ,  H01L21/76834

Abstract: A dielectric cap (100) and related methods are disclosed. In one embodiment, the dielectric cap (100) includes a dielectric material (108) having an optical band gap (e.g., greater than about 3.0 electron-Volts) to substantially block ultraviolet radiation during a curing treatment, and including nitrogen with electron donor, double bond electrons. The dielectric cap (100) exhibits a high modulus and is stable under post ULK UV curing treatments for, for example, copper low k back-end-of-line (BEOL) nanoelectronic devices, leading to less film and device cracking and improved reliability.

Abstract translation: 公开了一种电介质帽（100）和相关方法。 在一个实施例中，电介质帽（100）包括具有光学带隙（例如，大于约3.0电子伏特）的介电材料（108）以在固化处理期间基本上阻挡紫外辐射，并且包括具有电子供体的氮， 双键电子。 电介质帽（100）表现出高模量，并且在例如铜低k线后端（BEOL）纳米电子器件的ULK UV固化处理下稳定，导致更少的膜和器件开裂以及更高的可靠性 。

公开(公告)号：WO2007089223A3

公开(公告)日：2007-11-01

申请号：PCT/US2006001154

申请日：2006-01-12

Applicant: IBM ,  DIMITRAKOPOULOS CHRISTOS D ,  GATES STEPHEN M ,  GRILL ALFRED ,  LANE MICHAEL W ,  LINIGER ERIC G ,  LIU XIAO HU ,  NGUYEN SON VAN ,  NEUMAYER DEBORAH A ,  SHAW THOMAS M

Inventor： DIMITRAKOPOULOS CHRISTOS D ,  GATES STEPHEN M ,  GRILL ALFRED ,  LANE MICHAEL W ,  LINIGER ERIC G ,  LIU XIAO HU ,  NGUYEN SON VAN ,  NEUMAYER DEBORAH A ,  SHAW THOMAS M

IPC: H01L21/20 ,  B05C11/00 ,  B32B3/26

CPC classification number: H01L21/76834 ,  C23C16/30 ,  C23C16/56 ,  H01L21/02126 ,  H01L21/02203 ,  H01L21/02274 ,  H01L21/02282 ,  H01L21/02348 ,  H01L21/3105 ,  H01L21/31058 ,  H01L21/31633 ,  H01L21/76801 ,  H01L21/76825 ,  H01L21/76828 ,  H01L21/76829 ,  H01L21/76832 ,  Y10T428/249953 ,  Y10T428/249969 ,  Y10T428/249979

Abstract: A method for forming a ultralow dielectric constant layer with controlled biaxial stress is described incorporating the steps of forming a layer containing Si, C, O and H by one of PECVD and spin-on coating and curing the film in an environment containing very low concentrations of oxygen and water each less than 10 ppm. A material is also described by using the method with a dielectric constant of not more than 2.8. The invention overcomes the problem of forming films with low biaxial stress less than 46 MPa.

Abstract translation: 描述了一种用于形成具有受控双轴应力的超低介电常数层的方法，其包括通过PECVD和旋涂涂覆之一形成含有Si，C，O和H的层并且在包含非常低浓度 的氧气和水每个小于10ppm。 还通过使用介电常数不超过2.8的方法来描述材料。 本发明克服了形成低双轴应力小于46MPa的薄膜的问题。

公开(公告)号：JP2010245514A

公开(公告)日：2010-10-28

申请号：JP2010050893

申请日：2010-03-08

Applicant: Internatl Business Mach Corp ,  インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Maschines Corporation

Inventor： CHIDAMBARRAO DURESETI ,  LIDIJA SEKARIC ,  LIU XIAO HU

IPC: H01L21/336 ,  B82B1/00 ,  B82B3/00 ,  H01L27/08 ,  H01L29/06 ,  H01L29/786

CPC classification number: H01L29/775 ,  B82Y10/00 ,  H01L29/0673 ,  H01L29/42392 ,  H01L29/517 ,  H01L29/66439 ,  H01L29/7843 ,  H01L29/78696 ,  Y10S977/762 ,  Y10S977/938

Abstract: PROBLEM TO BE SOLVED: To provide a semiconductor nanowire device for achieving a high on current for a high-performance complementary-metal oxide semiconductor (CMOS) circuit. SOLUTION: A semiconductor nanowire 32 having semiconductor pads 33A, 37A at both the ends is suspended over a substrate. While the semiconductor nanowire is being subjected to longitudinal stress by a stress-generating liner section, a gate dielectric 36 and a gate electrode 38 are formed on a middle section of the semiconductor nanowire. Since a strained state of the semiconductor nanowire is fixed by formation of the gate dielectric and the gate electrode, a middle section of the semiconductor nanowire is subjected to inherent longitudinal internal stress after removing the stress-generating liner. Source and drain regions 33B and 37B are formed in the semiconductor pads, thus obtaining a semiconductor nanowire transistor. A middle-of-line (MOL) dielectric layer may be formed directly on the source and drain pads. COPYRIGHT: (C)2011,JPO&INPIT

Abstract translation: 要解决的问题：提供一种用于实现高性能互补金属氧化物半导体（CMOS）电路的高导通电流的半导体纳米线器件。 解决方案：在两个端部具有半导体焊盘33A，37A的半导体纳米线32悬置在衬底上。 当半导体纳米线被应力产生衬套部分施加纵向应力时，在半导体纳米线的中间部分上形成栅极电介质36和栅电极38。 由于通过形成栅极电介质和栅电极来固定半导体纳米线的应变状态，所以在除去应力产生衬垫之后，半导体纳米线的中间部分受到固有的纵向内应力。 源极和漏极区33B和37B形成在半导体焊盘中，从而获得半导体纳米线晶体管。 中间线（MOL）电介质层可以直接形成在源极和漏极焊盘上。 版权所有（C）2011，JPO＆INPIT

公开(公告)号：JP2008053717A

公开(公告)日：2008-03-06

申请号：JP2007214315

申请日：2007-08-21

Applicant: Internatl Business Mach Corp ,  インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Maschines Corporation

Inventor： DENNIS M NEWNS ,  LIA KRUSIN-ELBAUM ,  LAM CHUNG H ,  LIU XIAO HU ,  ELMEGREEN BRUCE G ,  DOYLE JAMES P ,  TYBERG CHRISTY S

IPC: H01L21/82

CPC classification number: H01L45/1233 ,  G11C13/0004 ,  H01L45/06 ,  H01L45/1206 ,  H01L45/1286 ,  H01L45/1293 ,  H01L45/144 ,  H01L45/148 ,  H01L45/1666

Abstract: PROBLEM TO BE SOLVED: To provide a heat-shielded low power PCM-based reprogrammable eFUSE device.
SOLUTION: An electrically re-programmable fuse (eFUSE) device for integrated circuit devices includes an elongated heater element, an electrically insulating liner surrounding an outer surface of the elongated heater element along a longitudinal axis thereof, leaving both ends of the elongated heater element in electrical contact with first and second heater electrodes. A phase change material (PCM) surrounds a portion of an outer surface of the electrically insulating liner, a thermally and electrically insulating layer surrounds an outer surface of the PCM, with first and second fuse electrodes in electrical contact with both ends of the PCM. The PCM is encapsulated within the electrically insulating liner, the thermally and electrically insulating layer, and the first and second fuse electrodes.
COPYRIGHT: (C)2008,JPO&INPIT

Abstract translation: 要解决的问题：提供一种基于热屏蔽低功率PCM的可重编程eFUSE设备。 解决方案：用于集成电路器件的电可重新编程保险丝（eFUSE）器件包括细长的加热器元件，围绕细长加热器元件的外表面沿其纵向轴线包围的电绝缘衬垫，留下细长的加热器元件的两端 加热元件与第一和第二加热器电极电接触。 相变材料（PCM）围绕电绝缘衬垫的外表面的一部分，热和电绝缘层围绕PCM的外表面，其中第一和第二熔丝电极与PCM的两端电接触。 PCM被封装在电绝缘衬垫，热和电绝缘层以及第一和第二熔丝电极中。 版权所有（C）2008，JPO＆INPIT

公开(公告)号：GB2494014B

公开(公告)日：2013-07-17

申请号：GB201209766

申请日：2012-06-01

Applicant: IBM

Inventor： BEDELL STEPHEN ,  LIU XIAO HU ,  FOGEL KEITH ,  LAURO PAUL ,  SADANA DEVENDRA

IPC: H01L31/18

公开(公告)号：GB2494014A

公开(公告)日：2013-02-27

申请号：GB201209766

申请日：2012-06-01

Applicant: IBM

Inventor： BEDELL STEPHEN ,  LIU XIAO HU ,  FOGEL KEITH ,  LAURO PAUL ,  SADANA DEVENDRA

IPC: H01L31/18

Abstract: A spalling method includes depositing a stressor layer (5) on surface of a base substrate, and contacting the stressor layer with a planar transfer surface (15). The planar transfer surface is then traversed along a plane that is parallel to and having a vertical offset from the upper surface of the base substrate (10). The cleaved film (11) peels away from the base substrate and transfers to the planar transfer surface. The fixed distance of the vertical offset provides a uniform spalling force. Rather than using a planar transfer surface a transfer roller (30) can also be used. The roller has a curvature which is equal to the equilibrium curvature of the spalled material. There may also be an adhesive layer between the stressor layer and base substrate. The base substrate may be a semiconductor.

公开(公告)号：DE112010002324B4

公开(公告)日：2020-08-06

申请号：DE112010002324

申请日：2010-07-13

Applicant: IBM

Inventor： SEKARIC LIDIJA ,  CHIDAMBARRAO DURESETI ,  LIU XIAO HU

IPC: H01L29/775 ,  H01L21/8238 ,  H01L27/092 ,  H01L29/51

Abstract: Halbleiter-Chip, der Folgendes umfasst:- einen ersten n-Kanal-Transistor mit einem ersten, einen Nano-Draht umfassenden Kanal und einem ersten Gate-Elektrodenstapel, der sich in Kontakt mit einer Fläche des ersten Kanals befindet, wobei der erste Kanal eine Länge l1 in einer ersten Kristallrichtung des Halbleiter-Chips und eine Dicke tC1 aufweist; und- einen zweiten p-Kanal-Transistor mit einem zweiten, einen Nano-Draht umfassenden Kanal und einem zweiten Gate-Elektrodenstapel, der sich in Kontakt mit einer Fläche des zweiten Kanals befindet, wobei der zweite Kanal eine Länge l2 in einer zweiten Kristallrichtung des Halbleiter-Chips und eine Dicke tC2 aufweist;- wobei:- der erste Gate-Elektrodenstapel eine Zugkraft auf die Kontaktfläche des ersten Kanals derart ausübt, dass die elektrische Beweglichkeit von Ladungsträgern über die Länge l1 des ersten Kanals hinweg aufgrund der Zugkraft in Abhängigkeit von der ersten Ausrichtung erhöht wird; und- der zweite Gate-Elektrodenstapel eine Druckkraft auf die Kontaktfläche des zweiten Kanals derart ausübt, dass die elektrische Beweglichkeit von Ladungsträgern über die Länge l2 des zweiten Kanals hinweg aufgrund der Druckkraft in Abhängigkeit von der zweiten Ausrichtung erhöht wird.

公开(公告)号：DE102012213649A1

公开(公告)日：2013-02-28

申请号：DE102012213649

申请日：2012-08-02

Applicant: IBM

Inventor： BEDELL STEPHEN W ,  FOGEL KEITH E ,  LAURO PAUL A ,  LIU XIAO HU ,  SADANA DEVENDRA K

IPC: H01L21/84 ,  H01L27/12

Abstract: Ein Ablösungsverfahren umfasst das Aufbringen einer Stressorschicht auf die Oberfläche eines Basissubstrats und das Kontaktieren der Stressorschicht mit einer planaren Übertragungsoberfläche. Die planare Übertragungsoberfläche wird anschließend entlang einer Ebene bewegt, die parallel zu der oberen Oberfläche des Basissubstrats ist und gegenüber dieser einen vertikalen Versatz aufweist. Die planare Übertragungsoberfläche wird in einer Richtung von einem ersten Rand des Basissubstrats zu einem gegenüberliegenden zweiten Rand des Basissubstrats bewegt, um das Basissubstrat zu spalten und einen abgelösten Teil des Basissubstrats auf die planare Übertragungsoberfläche zu übertragen. Der vertikale Versatz zwischen der Ebene, entlang der die planare Übertragungsoberfläche bewegt wird, und der oberen Oberfläche des Basissubstrats ist ein feststehender Abstand. Der feststehende Abstand des vertikalen Versatzes sorgt für eine einheitliche Ablösekraft. Ein Ablösungsverfahren, das eine Übertragungswalze enthält, wird ebenfalls beschrieben.