公开(公告)号：DE102019113082A1

公开(公告)日：2020-11-19

申请号：DE102019113082

申请日：2019-05-17

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FUERGUT EDWARD ,  ESCHER-POEPPEL IRMGARD ,  GRUBER MARTIN ,  OTEMBRA RALF

IPC: H01L23/495 ,  H01L21/60

Abstract: [00109] Es wird ein Halbleitergehäuse bereitgestellt. Das Halbleitergehäuse kann mindestens einen Halbleiterchip, der ein zum Leiten eines Stroms konfiguriertes Kontaktpad beinhalten kann, ein Leiterelement, wobei das Leiterelement so angeordnet ist, dass es das Kontaktpad mit einem Abstand zu dem Kontaktpad lateral überlappt, mindestens einen elektrisch leitenden Spacer, ein erstes Klebstoffsystem, das dahingehend konfiguriert ist, den mindestens einen elektrisch leitenden Spacer mit dem Kontaktpad elektrisch und mechanisch zu verbinden, und ein zweites Klebstoffsystem, das dahingehend konfiguriert ist, den mindestens einen elektrisch leitenden Spacer mit dem Leiterelement elektrisch und mechanisch zu verbinden, beinhalten, wobei das Leiterelement mit einem Clip elektrisch leitend verbunden ist, mindestens ein Teil eines Clips ist, mit einem Leiterrahmen elektrisch leitend verbunden ist oder ein Teil eines Leiterrahmens ist, und wobei der Spacer dahingehend konfiguriert ist, das Kontaktpad mit dem lateral überlappenden Teil des Leiterelements elektrisch leitend zu verbinden.

公开(公告)号：DE102019115583A1

公开(公告)日：2020-01-23

申请号：DE102019115583

申请日：2019-06-07

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FUERGUT EDWARD ,  HILSENBECK JOCHEN ,  GRUBER MARTIN ,  SCHOLZ WOLFGANG ,  BASLER THOMAS ,  JOSHI RAVI KESHAV ,  PETERS DETHARD ,  RUPP ROLAND ,  SIEMIENIEC RALF

IPC: H01L21/28 ,  H01L29/43 ,  H01L23/485 ,  H01L29/161 ,  H01L29/739 ,  H01L29/78

Abstract: Ein Siliziumkarbid-Bauelement umfasst ein Siliziumkarbid-Substrat, eine Kontaktschicht, die Nickel, Silizium und Aluminium umfasst, eine Barriereschichtstruktur, die Titan und Wolfram umfasst, eine Metallisierungsschicht, die Kupfer umfasst. Die Kontaktschicht befindet sich auf dem Siliziumkarbid-Substrat. Die Kontaktschicht befindet sich zwischen dem Siliziumkarbid-Substrat und zumindest einem Teil der Barriereschichtstruktur. Die Barriereschichtstruktur befindet sich zwischen dem Siliziumkarbid-Substrat und der Metallisierungsschicht.

公开(公告)号：DE102018128844A1

公开(公告)日：2019-05-23

申请号：DE102018128844

申请日：2018-11-16

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FÜRGUT EDWARD ,  GRUBER MARTIN

IPC: H01L25/07 ,  H01L21/56 ,  H01L23/31 ,  H01L23/495

Abstract: Ein Halbleitervorrichtungs-Package enthält einen Leiterrahmen, eine erste Leistungshalbleiter-Vorrichtung, die auf einem ersten Teil des Leiterrahmens angebracht ist und eine zweite Leistungshalbleiter-Vorrichtung, die auf einem zweiten Teil des Leiterrahmens angebracht ist. Die erste Leistungshalbleiter-Vorrichtung ist von einem ersten Gussverbund verkapselt. Die zweite Leistungshalbleiter-Vorrichtung ist von einem zweiten Gussverbund verkapselt. Der erste Gussverbund und der zweite Gussverbund sind im Wesentlichen getrennt voneinander. Der Leiterrahmen enthält einen Zwischenteil, der zwischen dem ersten Teil und dem zweiten Teil angeordnet ist. Der Zwischenteil ist nicht von dem ersten Gussverbund oder dem zweiten Gussverbund bedeckt.

公开(公告)号：DE102015106552A1

公开(公告)日：2016-11-03

申请号：DE102015106552

申请日：2015-04-28

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FUERGUT EDWARD ,  HABLE WOLFRAM ,  GRUBER MARTIN

IPC: H01L23/46 ,  H01L21/58 ,  H01L23/28 ,  H01L23/48

Abstract: Verschiedene Ausführungsformen stellen ein elektronisches Modul bereit, umfassend einen Interposer, umfassend einen Fluidkanal, ausgebildet in einem elektrisch isolierenden Material, und eine elektrisch leitfähige strukturierte Schicht; mindestens einen elektronischen Chip, der an der elektrisch leitfähigen strukturierten Schicht befestigt ist und in thermischem Kontakt mit dem Fluidkanal steht; und eine gemoldete Kapselung, die mindestens teilweise um den einen elektronischen Chip herum ausgebildet ist, wobei die elektrisch leitfähige strukturierte Schicht direkt auf dem elektrisch isolierenden Material gebildet ist.

公开(公告)号：DE102015106552B4

公开(公告)日：2022-06-30

申请号：DE102015106552

申请日：2015-04-28

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FUERGUT EDWARD ,  HABLE WOLFRAM ,  GRUBER MARTIN

IPC: H01L23/46 ,  H01L21/58 ,  H01L23/28 ,  H01L23/48

Abstract: Elektronisches Modul (100, 200, 300, 400, 500), umfassend:einen Interposer (101, 201), umfassend ein keramisches Material undeinen Fluidkanal (102, 202), der in dem keramischen Material ausgebildet ist, und eine metallische, strukturierte Schicht die zusammen mit dem keramischen Material gesintert ist;mindestens einen elektronischen Chip (104, 204, 401, 510), der an der metallischen Schicht befestigt ist und in thermischem Kontakt mit dem Fluidkanal (102, 202) steht;eine Umverdrahtungsschicht (502) zur Umverteilung elektrischer Kontakte in dem elektronischen Modul, wobei die Umverdrahtungsschicht (502) auf dem mindestens einen elektronischen Chip (104, 204, 401, 510) angeordnet ist;eine gemoldete Kapselung, die mindestens teilweise um den mindestens einen elektronischen Chip (104, 204, 401, 510) herum ausgebildet ist,wobei die metallische, strukturierte Schicht direkt auf dem keramischen Material gebildet ist;wobei(i) die gemoldete Kapselung eine Oberflächenstruktur umfasst, die ausgeführt ist zum Befestigen des elektronischen Moduls an einer externen Struktur, oder(ii) das elektronische Modul ein Befestigungselement umfasst, eingebettet in die gemoldete Kapselung.

公开(公告)号：DE102020101098B4

公开(公告)日：2022-05-12

申请号：DE102020101098

申请日：2020-01-17

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BOEHM MARCUS ,  SCHINDLER UWE ,  SINGER FRANK ,  GRASSMANN ANDREAS ,  GRUBER MARTIN

IPC: H01L23/31 ,  H01L23/495

Abstract: Package (100), mit:• einem Träger (102);• einer elektronischen Komponente (104) auf dem Träger (102) ;• einer Verkapselung (106), die zumindest einen Teil des Trägers (102) und der elektronischen Komponente (104) verkapselt; und• mindestens einer Leitung (108), die sich über die Verkapselung (106) hinaus erstreckt und ein freies Ende aufweist, das durch eine gestanzte Oberfläche (130) ausgebildet ist;• wobei mindestens ein Teil mindestens einer Seitenflanke (110) der Verkapselung (106) eine gesägte Textur (281) aufweist.

公开(公告)号：DE102019118174B3

公开(公告)日：2020-11-26

申请号：DE102019118174

申请日：2019-07-04

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEYER THORSTEN ,  BEHRENS THOMAS ,  GRUBER MARTIN ,  SCHARF THORSTEN ,  STROBEL PETER

IPC: H01L21/50 ,  H01L21/66 ,  H01L23/544

Abstract: Verfahren zum Montieren von elektronischen Komponenten (100) auf einem oder mehreren Trägerkörpern (102), wobei das Verfahren das Bereitstellen eines Stützkörpers (104) mit mindestens einer ersten Ausrichtungsmarkierung (106), das Montieren des einen oder der mehreren Trägerkörper (102), die jeweils mindestens eine zweite Ausrichtungsmarkierung (108) aufweisen, aufweist, auf dem Stützkörper (104) durch Ausrichten zwischen der mindestens einen ersten Ausrichtungsmarkierung (106) und der mindestens einen zweiten Ausrichtungsmarkierung (108), und danach Montieren der Mehrzahl von elektronischen Komponenten (100) auf einem jeweiligen des einen oder der mehreren Trägerkörper (102) durch Ausrichten unter Verwendung der mindestens einen zweiten Ausrichtungsmarkierung (108).

公开(公告)号：DE102015106151B4

公开(公告)日：2019-07-11

申请号：DE102015106151

申请日：2015-04-22

Applicant: INFINEON TECHNOLOGIES AG

Inventor： GRUBER MARTIN ,  KESSLER ANGELA ,  SCHARF THORSTEN

IPC: H01L23/48 ,  H01L21/58 ,  H01L23/367 ,  H05K1/18

Abstract: Halbleitermodul, aufweisend:eine Leiterplatte;einen Leistungshalbleiterchip, der in der Leiterplatte eingebettet ist, wobei der Leistungshalbleiterchip eine erste Lastelektrode aufweist;ein Leistungsanschlussstück des Halbleitermoduls, wobei das Leistungsanschlussstück mit der ersten Lastelektrode elektrisch verbunden ist, und wobei der eingebettete Leistungshalbleiterchip seitlich innerhalb der Footprintregion des Leistungsanschlussstücks positioniert ist, wobei das Leistungsanschlussstück ein Gewindeelement und insbesondere ein Element ist, das ein Gewindeloch oder einen Gewindebolzen aufweist.

公开(公告)号：DE102016104844A1

公开(公告)日：2017-09-21

申请号：DE102016104844

申请日：2016-03-16

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ESCHER-PÖPPEL IRMGARD ,  GRUBER MARTIN ,  HEINRICH ALEXANDER ,  MUNDING ANDREAS ,  WILLE CATHARINA

IPC: H01L21/50 ,  H01L21/60 ,  H01L23/02 ,  H01L23/48 ,  H01L23/52 ,  H01L25/07

Abstract: Ein Aspekt der Erfindung betrifft ein Verfahren zur Herstellung eines Chipverbunds. Es werden zwei oder mehr Chipbaugruppen (2) jeweils durch stoffschlüssiges und elektrisch leitendes Verbinden eines elektrisch leitenden ersten Ausgleichsplättchens (21) mit einer ersten Hauptelektrode (11) eines Halbleiterchips (1) hergestellt. In einem Freiraum (211) zwischen den Chipbaugruppen (2) wird eine Steuerelektrodenverschaltungsstruktur (70) angeordnet. Zwischen der Steuerelektrodenverschaltungsstruktur (70) und Steuerelektroden (13) der Halbleiterchips (1) der einzelnen Chipbaugruppen (2) werden elektrisch leitendende Verbindungen hergestellt. Die Chipbaugruppen (2) werden mittels einer dielektrischen Einbettmasse (4) stoffschlüssig verbunden.

公开(公告)号：DE102016102155A1

公开(公告)日：2017-08-10

申请号：DE102016102155

申请日：2016-02-08

Applicant: INFINEON TECHNOLOGIES AG

Inventor： JORDAN STEFFEN ,  GRUBER MARTIN

IPC: H01L21/60 ,  H01L21/768 ,  H01L23/48 ,  H01L23/522

Abstract: Das Verfahren umfasst das Vorsehen mehrerer Elektronikbauelemente, Einbetten der Elektronikbauelemente in eine Kapselungsschicht, Ausbilden von Vias in der Kapselungsschicht, wobei sich die Vias von einer Hauptfläche der Kapselungsschicht zu den Elektronikbauelementen erstrecken, und Abscheiden einer metallischen Schicht auf der Kapselungsschicht einschließlich der Vias durch galvanisches Plattieren, wobei das Verfahren weiterhin das Vorsehen einer Stromverteilungsschicht zum Bewirken eines verteilten Wachstums des metallischen Materials während des galvanischen Plattierens umfasst.