公开(公告)号：DE102011053259A1

公开(公告)日：2012-03-29

申请号：DE102011053259

申请日：2011-09-05

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FISCHER THOMAS ,  FOERSTER JUERGEN ,  ROBL WERNER ,  STUECKJUERGEN ANDREAS

IPC: H01L21/283 ,  H01L21/768

Abstract: Eine oder mehrere Ausführungsformen betreffen ein Verfahren zum Herstellen einer Halbleiterstruktur, das Folgendes umfasst: Bereitstellen eines Werkstücks (210); Ausbilden einer Barrierenschicht (220) über dem Werkstück (210); Ausbilden einer Trennschicht (230) über der Barrierenschicht (220); Ausbilden einer leitenden Schicht (240) über der Trennschicht (230) und Nassätzen der leitenden Schicht (240).

公开(公告)号：DE102010000448A1

公开(公告)日：2011-01-27

申请号：DE102010000448

申请日：2010-02-17

Applicant: INFINEON TECHNOLOGIES AG

Inventor： STEINER RAINER ,  POHL JENS ,  ROBL WERNER ,  BRUNNBAUER MARKUS ,  BEER GOTTFRIED

IPC: H01L23/522 ,  B81B7/02 ,  B81C1/00 ,  H01L21/283 ,  H01L21/60 ,  H01L21/768 ,  H01L23/482

公开(公告)号：DE10244570B4

公开(公告)日：2007-08-16

申请号：DE10244570

申请日：2002-09-25

Applicant: INFINEON TECHNOLOGIES AG ,  IBM

Inventor： IGGULDEN ROY ,  ROBL WERNER ,  SHAFER PADRAIC ,  WONG KWONG HON

IPC: H01L21/283 ,  H01L21/768 ,  H01L23/532

Abstract: The method of filling a damascene structure with liner and tungsten involves coating damascene structure by liner providing poor step coverage, depositing tungsten by chemical vapor deposition, and performing metal isolation process. The resulting damascene structure has improved resistance, resistance spread and favorable adhesion.

公开(公告)号：DE10393309T5

公开(公告)日：2005-12-29

申请号：DE10393309

申请日：2003-09-16

Applicant: IBM ,  INFINEON TECHNOLOGIES AG

Inventor： CABRAL CYRIL JR ,  IGGULDEN ROY C ,  MCSTAY IRENE LENNOX ,  CLEVENGER LAWRENCE A ,  WANG YUN YU ,  WONG KEITH KWONG HON ,  ROBL WERNER ,  GLUSCHENKOV OLEG ,  MALIK RAJEEV ,  SCHUTZ RONALD J

IPC: H01L20060101 ,  H01L21/28 ,  H01L21/3205 ,  H01L21/336 ,  H01L21/4763 ,  H01L21/768 ,  H01L23/522 ,  H01L29/40 ,  H01L29/51 ,  H01L29/78

Abstract: A conductive structure in an integrated circuit ( 12 ), and a method of forming the structure, is provided that includes a polysilicon layer ( 30 ), a thin layer containing titanium over the polysilicon, a tungsten nitride layer ( 34 ) over the titanium-containing layer and a tungsten layer over the tungsten nitride layer. The structure also includes a silicon nitride interfacial region ( 38 ) between the polysilicon layer and the titanium-containing layer. The structure withstands high-temperature processing without substantial formation of metal silicides in the polysilicon layer ( 30 ) and the tungsten layer ( 32 ), and provides low interface resistance between the tungsten layer and the polysilicon layer.

公开(公告)号：AU2003273328A8

公开(公告)日：2004-04-08

申请号：AU2003273328

申请日：2003-09-16

Applicant: IBM ,  INFINEON TECHNOLOGIES AG

Inventor： CLEVENGER LARRY ,  GLUSCHENKOV OLEG ,  CABRAL CYRIL JR ,  IGGULDEN ROY C ,  WANG YUN-YU ,  WONG KWONG HON ,  MCSTAY IRENE ,  SCHUTZ RONALD J ,  ROBL WERNER ,  MALIK RAJEEV

IPC: H01L20060101 ,  H01L21/28 ,  H01L21/3205 ,  H01L21/336 ,  H01L21/4763 ,  H01L21/768 ,  H01L23/522 ,  H01L29/40 ,  H01L29/51 ,  H01L29/78

Abstract: A conductive structure in an integrated circuit ( 12 ), and a method of forming the structure, is provided that includes a polysilicon layer ( 30 ), a thin layer containing titanium over the polysilicon, a tungsten nitride layer ( 34 ) over the titanium-containing layer and a tungsten layer over the tungsten nitride layer. The structure also includes a silicon nitride interfacial region ( 38 ) between the polysilicon layer and the titanium-containing layer. The structure withstands high-temperature processing without substantial formation of metal silicides in the polysilicon layer ( 30 ) and the tungsten layer ( 32 ), and provides low interface resistance between the tungsten layer and the polysilicon layer.

公开(公告)号：DE10330459A1

公开(公告)日：2004-02-26

申请号：DE10330459

申请日：2003-07-05

Applicant: INFINEON TECHNOLOGIES AG ,  IBM

Inventor： DZIOBKOWSKI CHESTER ,  GOEBEL THOMAS ,  HUGHES BRIAN ,  IGGULDEN ROY C ,  IWATAKE MICHAEL M ,  MIURA DONNA D ,  ROBL WERNER ,  SHAFER PADRAIC ,  WONG KWONG HON ,  STRANE JAY W

IPC: H01L21/3205 ,  H01L21/768 ,  H01L21/283

公开(公告)号：DE10307279A1

公开(公告)日：2003-09-25

申请号：DE10307279

申请日：2003-02-20

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ROBL WERNER ,  GOEBEL THOMAS ,  WRSCHKA PETER

IPC: H01L21/3105 ,  H01L21/302

Abstract: Gaps between metal connecting lines (10) are filled with an intermetallic dielectric (12) on the wafer using a high density plasma deposition process to cover the lines, intervening spaces and the surface of a dielectric layer (11) between the lines. The over-filled surface is brought into contact with a polishing disc with fixed polishing agent. The two are moved relatively reaching a polishing rate sufficient to achieve a predetermined end point with a uniformly planar surface on the wafer. This comes sufficiently close to the connecting lines but is kept away enough to prevent damage to them.

公开(公告)号：DE102012111831B4

公开(公告)日：2019-08-14

申请号：DE102012111831

申请日：2012-12-05

Applicant: INFINEON TECHNOLOGIES AG

Inventor： DETZEL THOMAS ,  GROSS JOHANN ,  ILLING ROBERT ,  KRUG MAXIMILIAN ,  LANZERSTORFER SVEN GUSTAV ,  NELHIEBEL MICHAEL ,  ROBL WERNER ,  ROGALLI MICHAEL ,  WÖHLERT STEFAN

IPC: H01L23/532 ,  H01L21/768 ,  H01L27/04

Abstract: Integrierte Schaltung, umfassend:ein Basiselement (6) mit einer Vielzahl von Komponenten elektronischer Schaltungen in einem Oberflächenbereich eines Halbleitersubstrats (1) undein Kupferelement (2) aufweisend Kupferkörner (2a) über dem Basiselement (6),wobei das Kupferelement (2) eine Dicke von wenigstens 5 pm hat und das Verhältnis der mittleren Korngröße der Kupferkörner (2a) des Kupferelements (2) zur Dicke des Kupferelements (2) kleiner als 0,7 ist, undwobei der Modalwert der Korngrößenverteilung der Kupferkörner (2a) des Kupferelements (2) größer als 2 pm und kleiner als 5 pm ist.

公开(公告)号：DE102011054120B4

公开(公告)日：2019-01-24

申请号：DE102011054120

申请日：2011-09-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BARTH HANS-JOACHIM ,  BEER GOTTFRIED ,  PLAGMANN JOERN ,  POHL JENS ,  ROBL WERNER ,  STEINER RAINER ,  VAUPEL MATHIAS

IPC: H01L21/768 ,  H01L21/283 ,  H01L21/60 ,  H01L23/48 ,  H01L23/52

Abstract: Verfahren zum Ausbilden einer elektronischen Vorrichtung, wobei das Verfahren umfasst:Bereitstellen eines Werkstücks (1210) mit einer im Wesentlichen planaren Oberfläche (1210T);Ausbilden einer ersten Sperrschicht (410) über der im Wesentlichen planaren Oberfläche (1210T);Ausbilden einer leitenden Zwischenschicht (420) über der ersten Sperrschicht (410);Ausbilden einer zweiten Sperrschicht (430) über der leitenden Zwischenschicht (420);Ausbilden einer Keimschicht (440) über der zweiten Sperrschicht (430);Entfernen eines Abschnitts der Keimschicht (440), um einen verbleibenden Abschnitt der Keimschicht (440R) zurückzulassen und um einen Abschnitt der zweiten Sperrschicht (430) freizulegen, wobei der verbleibende Abschnitt der Keimschicht (440R) im Wesentlichen planar ist; undElektroplattieren einer Füllschicht (510) auf dem verbleibenden Abschnitt der Keimschicht (440R).

公开(公告)号：DE102015121633A1

公开(公告)日：2016-06-16

申请号：DE102015121633

申请日：2015-12-11

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HAERING FRANZISKA ,  MELZL MICHAEL ,  ROBL WERNER ,  SCHNEEGANS MANFRED ,  WEIDGANS BERNHARD

IPC: C25D3/02 ,  C25D3/38 ,  C25D3/40 ,  C25D7/12 ,  H01L21/288

Abstract: In verschiedenen Ausführungsformen kann ein Verfahren (400A) zum Ausbilden einer Metallschicht bereitgestellt sein: Das Verfahren kann das Abscheiden einer Metallschicht auf einem Träger unter Verwendung eines Elektrolyts, wobei der Elektrolyt zumindest einen Zusatz, der konfiguriert ist, um sich bei einer Temperatur über ungefähr 100°C zu zersetzen, und ein wasserlösliches Metallsalz umfassen kann, wobei der Elektrolyt frei von Kohlenstoff-Nanoröhrchen ist (409); und das Tempern der Metallschicht, um eine Metallschicht auszubilden, die eine Vielzahl von Poren umfasst, umfassen (419).