公开(公告)号：PL3385901T3

公开(公告)日：2025-03-31

申请号：PL18160825

申请日：2018-03-08

Applicant: INTEL CORP

Inventor： NURVITADHI ERIKO ,  VEMBU BALAJI ,  LIN TSUNG-HAN ,  SINHA KAMAL ,  BARIK RAJKISHORE ,  GALOPPO VON BORRIES NICOLAS C

IPC: G06T1/20

公开(公告)号：PL3901774T3

公开(公告)日：2025-03-10

申请号：PL21178579

申请日：2018-03-23

Applicant: INTEL CORP

Inventor： APPU ABHISHEK R ,  KOKER ALTUG ,  RAY JOYDEEP ,  VEMBU BALAJI ,  WEAST JOHN C ,  MACPHERSON MIKE B ,  KIM DUKHWAN ,  HURD LINDA L ,  JAHAGIRDAR SANJEEV ,  RANGANATHAN VASANTH

IPC: G06F9/52 ,  G06N3/044 ,  G06N3/045 ,  G06N3/063 ,  G06N3/084

公开(公告)号：ES2995657T3

公开(公告)日：2025-02-10

申请号：ES22210195

申请日：2018-03-26

Applicant: INTEL CORP

Inventor： KAUL HIMANSHU ,  ANDERS MARK A ,  MATHEW SANU K ,  YAO ANBANG ,  RAY JOYDEEP ,  TANG PING T ,  STRICKLAND MICHAEL S ,  CHEN XIAOMING ,  APPU ABHISHEK R ,  KOKER ALTUG ,  SINHA KAMAL ,  VEMBU BALAJI ,  GALOPPO VON BORRIES NICOLAS C ,  NURVITADHI ERIKO ,  BARIK RAJKISHORE ,  LIN TSUNG-HAN ,  RANGANATHAN VASANTH ,  JAHAGIRDAR SANJEEV ,  SHPEISMAN TATIANA

IPC: G06F7/483 ,  G06F7/544 ,  G06F9/30 ,  G06N3/04 ,  G06N3/044 ,  G06N3/045 ,  G06N3/063 ,  G06N3/08

Abstract: La presente divulgación proporciona un sistema de procesamiento de datos, un método, un medio legible por computadora y una unidad de procesamiento de gráficos, GPU, para acelerar las operaciones de aprendizaje automático, comprendiendo la GPU: un multiprocesador que incluye una arquitectura de instrucción única, subproceso múltiple, SIMT, el multiprocesador para ejecutar una instrucción única a través de múltiples subprocesos; y una primera unidad de cómputo incluida dentro del multiprocesador, la instrucción única para hacer que la primera unidad de cómputo realice al menos una operación de multiplicación y acumulación de matriz bidimensional, en donde realizar la operación de multiplicación y acumulación de matriz bidimensional incluye calcular un producto intermedio de operandos de 16 bits y calcular una suma de 32 bits basada en el producto intermedio; en donde para calcular una suma de 32 bits basada en el producto intermedio, la primera unidad de cómputo debe: realizar una multiplicación de punto flotante de dos o más operandos de 16 bits para generar el producto intermedio, calcular una suma intermedia basada en el producto intermedio; y convertir la suma intermedia en un resultado de 32 bits. (Traducción automática con Google Translate, sin valor legal)

公开(公告)号：PL4160387T3

公开(公告)日：2025-01-07

申请号：PL22210195

申请日：2018-03-26

Applicant: INTEL CORP

Inventor： KAUL HIMANSHU ,  ANDERS MARK A ,  MATHEW SANU K ,  YAO ANBANG ,  RAY JOYDEEP ,  TANG PING T ,  STRICKLAND MICHAEL S ,  CHEN XIAOMING ,  APPU ABHISHEK R ,  KOKER ALTUG ,  SINHA KAMAL ,  VEMBU BALAJI ,  GALOPPO VON BORRIES NICOLAS C ,  NURVITADHI ERIKO ,  BARIK RAJKISHORE ,  LIN TSUNG-HAN ,  RANGANATHAN VASANTH ,  JAHAGIRDAR SANJEEV ,  SHPEISMAN TATIANA

IPC: G06F7/483 ,  G06F7/544 ,  G06F9/30 ,  G06N3/04 ,  G06N3/044 ,  G06N3/045 ,  G06N3/063 ,  G06N3/08

公开(公告)号：PL3637247T3

公开(公告)日：2022-11-21

申请号：PL19214829

申请日：2018-03-26

Applicant: INTEL CORP

Inventor： KAUL HIMANSHU ,  ANDERS MARK A ,  MATHEW SANU K ,  YAO ANBANG ,  RAY JOYDEEP ,  TANG PING T ,  STRICKLAND MICHAEL S ,  CHEN XIAOMING ,  SHPEISMAN TATIANA ,  APPU ABHISHEK R ,  KOKER ALTUG ,  SINHA KAMAL ,  VEMBU BALAJI ,  NURVITADHI ERIKO ,  BARIK RAJKISHORE ,  LIN TSUNG-HAN ,  RANGANATHAN VASANTH ,  JAHAGIRDAR SANJEEV ,  GALOPPO VON BORRIES NICOLAS

IPC: G06F7/483 ,  G06F7/544 ,  G06F9/30 ,  G06N3/04 ,  G06N3/063 ,  G06N3/08

公开(公告)号：ES2913992T3

公开(公告)日：2022-06-07

申请号：ES18162635

申请日：2018-03-19

Applicant: INTEL CORP

Inventor： NURVITADHI ERIKO ,  VEMBU BALAJI ,  GALOPPO VON BORRIES NICOLAS C ,  BARIK RAJKISHORE ,  LIN TSUNG-HAN ,  SINHA KAMAL ,  SATISH NADATHUR RAJAGOPALAN ,  BOTTLESON JEREMY ,  AKHBARI FARSHAD ,  KOKER ALTUG ,  SRINIVASA NARAYAN ,  KIM DUKHWAN ,  BAGHSORKHI SARA S ,  GOTTSCHLICH JUSTIN E ,  CHEN FENG ,  OULD-AHMED-VALL ELMOUSTAPHA ,  NEALIS KEVIN ,  CHEN XIAOMING ,  YAO ANBANG

IPC: G06F9/30 ,  G06F9/38

Abstract: Un aparato de cálculo (1400) para realizar operaciones de aprendizaje automático, comprendiendo el aparato de cálculo: una unidad de decodificación (1421) para decodificar una instrucción sencilla en una instrucción decodificada, la instrucción decodificada para hacer que el aparato de cálculo realice una operación de cálculo de aprendizaje automático compleja, en donde la operación de cálculo de aprendizaje automático compleja es para realizar una convolución para una red neuronal convolucional, en donde la convolución incluye múltiples operaciones matriciales; una unidad de extracción (1421) para extraer la instrucción sencilla; lógica de análisis de parámetro (1512) para determinar un tipo de operaciones de aprendizaje automático para realizar para la instrucción sencilla basándose en parámetros que incluyen dimensiones de filtro convolucional; lógica de aceleración de aprendizaje automático (1516) para determinar un conjunto de operaciones para realizar la instrucción decodificada; un controlador del planificador (1422) para planificar las múltiples operaciones matriciales a uno o más de múltiples tipos de unidades de cálculo, en donde los múltiples tipos de unidades de cálculo incluyen una unidad de cálculo de gráficos de fin general y una unidad de cálculo de datos cercanos; y un microcontrolador (1510) para ejecutar instrucciones de firmware, las instrucciones de firmware para posibilitar la lógica de análisis de parámetro y la lógica de aceleración de aprendizaje automático.

公开(公告)号：PL3382504T4

公开(公告)日：2022-02-21

申请号：PL18158485

申请日：2018-02-23

Applicant: INTEL CORP

Inventor： KOKER ALTUG ,  APPU ABHISHEK R ,  VEERNAPU KIRAN C ,  RAY JOYDEEP ,  VEMBU BALAJI ,  SURTI PRASOONKUMAR ,  SINHA KAMAL ,  HOEKSTRA ERIC J ,  FU WENYIN ,  KABURLASOS NIKOS ,  BOROLE BHUSHAN M ,  SCHLUESSLER TRAVIS T ,  SHAH ANKUR N ,  KENNEDY JONATHAN

IPC: G06F1/32 ,  H04W52/02

公开(公告)号：DE112017003838T5

公开(公告)日：2019-05-29

申请号：DE112017003838

申请日：2017-08-16

Applicant: INTEL CORP

Inventor： KOKER ALTUG ,  SURTI PRASSONKUMAR ,  LUEH GUEI-YUAN ,  MAIYURAN SUBRAMANIAM ,  AKENINE-MOLLER TOMAS ,  COWPERTHWAITE DAVID J ,  VEMBU BALAJI

IPC: G06F9/48 ,  G06F9/50 ,  G06F13/16 ,  G06T1/20 ,  G06T15/80

Abstract: Es wird eine Verarbeitungsvorrichtung beschrieben. Die Vorrichtung weist eine Grafikverarbeitungseinheit (GPU) auf, die einen Thread-Abfertiger zum Zuweisen einer Prioritätsklasse zu jedem von mehreren Verarbeitungsthreads vor dem Abfertigen des einen oder der mehreren Verarbeitungsthreads, mehrere Ausführungseinheiten zum Verarbeiten der Threads, eine gemeinsame Ressource, die mit jeder der mehreren Ausführungseinheiten gekoppelt ist, und eine Arbitrierungseinheit zum Gewähren von Zugriff auf die gemeinsame Ressource für eine erste der mehreren Ausführungseinheiten basierend auf der Prioritätsklasse eines Threads, der an der ersten Ausführungseinheit ausgeführt wird, aufweist.

公开(公告)号：DE102015002365A1

公开(公告)日：2015-10-15

申请号：DE102015002365

申请日：2015-02-25

Applicant: INTEL CORP

Inventor： CHAND NALLURI HEMA ,  DOYLE PETER L ,  VEMBU BALAJI ,  NAVALE ADITYA ,  BOLES JEFFREY S ,  RAMADOSS MURALI

IPC: G06F9/46 ,  G06F9/50 ,  G06T1/20

Abstract: Verfahren und Vorrichtungen können die Verarbeitung von Kontexten hoher Priorität und niedriger Priorität, die über separate Ports zur Übermittlung von Kontexten hoher Priorität und niedriger Priorität an eine Verarbeitungseinheit übermittelt werden, priorisieren. Gemäß einer Ausführungsform bewirkt die Übermittlung eines Kontextes an den Port niedriger Priorität, dass dieser in Verarbeitung befindlichen Kontexten vorgezogen wird, wohingegen die Übermittlung eines Kontextes an den Port hoher Priorität bewirkt, dass in Verarbeitung befindliche Kontexte unterbrochen werden.

公开(公告)号：DE112013004841T5

公开(公告)日：2015-06-18

申请号：DE112013004841

申请日：2013-06-27

Applicant: INTEL CORP

Inventor： DEWAN PRASHANT ,  SAVAGAONKAR UDAY R ,  DURHAM DAVID M ,  MARTIN JASON ,  GOLDSMITH MICHAEL ,  SAHITA RAVI ,  MCKEEN FRANCIS X ,  VEMBU BALAJI ,  SCOTT JANUS ,  KANG XIAOZHU ,  GREWAL KARANVIR S ,  CHHABRA SIDDHARTHA ,  TRIVEDI ALPA T NARENDRA ,  SCHMITZ PAUL S ,  ROZAS CARLOS V ,  STRONGIN GEOFFREY S

IPC: G06F21/50

Abstract: Bei einigen Ausführungsformen kann eine geschützte Ausführungsumgebung für eine Grafikverarbeitungseinheit definiert sein. Dieses Framework schützt die Arbeitslasten nicht nur vor Malware, die auf der Grafikverarbeitungseinheit läuft, sondern schützt diese Arbeitslasten auch vor Malware, die auf der zentralen Verarbeitungseinheit läuft. Des Weiteren kann das vertrauenswürdige Framework den Nachweis einer sicheren Ausführung durch Messen der Code- und Datenstrukturen vereinfachen, die verwendet werden, um die Arbeitslast auszuführen. Falls ein Teil der gesicherten Rechnerbasis dieses Frameworks oder der geschützten Ausführungsumgebung gefährdet ist, kann bei einigen Ausführungsformen dieser Teil von fern korrigiert werden und kann die Fehlerkorrektur von fern durch eine Bestätigung nachgewiesen werden.