中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

124 records (took 0.087 seconds)

    SiC-Leistungshalbleitervorrichtung
    71.
    发明专利
    SiC-Leistungshalbleitervorrichtung 未知

    公开(公告)号：DE102012103180A1

    公开(公告)日：2012-10-18

    申请号：DE102012103180

    申请日：2012-04-13

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： SCHULZE HANS-JOACHIM ,  RUPP ROLAND

    IPC: H01L29/772 ,  H01L29/12

    Abstract: Eine Leistungshalbleitervorrichtung (100) umfasst einen SiC-Halbleiterkörper (102). Wenigstens ein Teil des SiC-Halbleiterkörpers (102) stellt eine Driftzone dar. Ein erster Kontakt (108) ist an einer ersten Seite (110) des SiC-Halbleiterkörpers (102) ausgebildet. Ein zweiter Kontakt (112) ist an einer zweiten Seite (114) des SiC-Halbleiterkörpers (102) ausgebildet. Die erste Seite (110) liegt der) zwischen dem ersten Kontakt (108) und dem zweiten Kontakt (112) umfasst wenigstens eine Graphenschicht (120).

    HALBLEITERVORRICHTUNG UND HERSTELLUNGSVERFAHREN DAFÜR
    75.
    发明专利
    HALBLEITERVORRICHTUNG UND HERSTELLUNGSVERFAHREN DAFÜR 未知

    公开(公告)号：DE102014107172B4

    公开(公告)日：2025-05-08

    申请号：DE102014107172

    申请日：2014-05-21

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： KONRATH JENS PETER ,  PFIRSCH FRANK DIETER ,  RUPP ROLAND ,  SCHULZE HANS-JOACHIM ,  WERNER WOLFGANG

    IPC: H10D30/80 ,  H10D30/01 ,  H10D30/83 ,  H10D30/87

    Abstract: Feldeffekt-Halbleitervorrichtung, umfassend:- einen Halbleiterkörper (40), der eine Hauptfläche (101) aufweist und in einem vertikalen Querschnitt, der orthogonal zur Hauptfläche (101) ist, Folgendes umfasst:- eine Driftschicht (1a) eines ersten Leitfähigkeitstyps;- eine Halbleitermesa (1b) des ersten Leitfähigkeitstyps, die an die Driftschicht (1a) angrenzt, sich zur Hauptfläche (101) erstreckt und eine erste Seitenwand umfasst, wobei ein Gleichrichterübergang (18) an der ersten Seitenwand gebildet ist; und- zwei zweite Halbleitergebiete (2) eines zweiten Leitfähigkeitstyps, die benachbart zu der Halbleitermesa (1b) angeordnet sind, wobei jedes der beiden zweiten Halbleitergebiete (2) einen pn-Übergang wenigstens mit der Driftschicht (1a) bildet; und- eine Gatemetallisierung in ohmschem Kontakt mit einem nicht-monokristallinen Halbleitermaterial (6) des zweiten Leitfähigkeitstyps, das den Gleichrichterübergang (18) als Heteroübergang bildet.

    VERFAHREN ZUM PLANARISIEREN VON SiC-OBERFLÄCHEN
    76.
    发明专利
    VERFAHREN ZUM PLANARISIEREN VON SiC-OBERFLÄCHEN 未知

    公开(公告)号：DE102018111761B4

    公开(公告)日：2025-01-02

    申请号：DE102018111761

    申请日：2018-05-16

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： SCHULZE HANS-JOACHIM ,  ÖFNER HELMUT ,  RUPP ROLAND

    IPC: H01L21/302 ,  H01L21/322

    Abstract: Verfahren zum Planarisieren einer aufgerauten Oberfläche (102) eines SiC-Substrats (100), wobei das Verfahren umfasst:Bereitstellen des SiC-Substrats (100) mit der aufgerauten Oberfläche (102); danachAusbilden eines Opfermaterials (108) auf der aufgerauten Oberfläche (102) des SiC-Substrats (100), wobei das Opfermaterial (108) eine Dichte zwischen 35% und 120% der Dichte des SiC-Substrats (100) aufweist;Implantieren von Ionen (112) durch das Opfermaterial (108) und in die aufgeraute Oberfläche (102) des SiC-Substrats (100), um ein amorphes Gebiet (114) in dem SiC-Substrat (100) auszubilden; undEntfernen des Opfermaterials (108) und des amorphen Gebiets (114) des SiC-Substrats (100) durch Nassätzen.

    Wafer-Träger, Verfahren zu dessen Herstellung und Verfahren zum Tragen eines Wafers
    77.
    发明专利
    Wafer-Träger, Verfahren zu dessen Herstellung und Verfahren zum Tragen eines Wafers 未知

    公开(公告)号：DE102016218771B4

    公开(公告)日：2022-01-27

    申请号：DE102016218771

    申请日：2016-09-28

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： RUPP ROLAND ,  SANTOS RODRIGUEZ FRANCISCO JAVIER ,  KERN RONNY ,  UNTERWEGER JOSEF

    IPC: H01L21/683

    Abstract: Wafer-Träger (10, 10'), der Folgendes umfasst:eine erste Folie (12) zum Tragen eines Wafers (16), wobei die erste Folie (12) eine Perforation (12p) aufweist;eine zweite Folie (14); undeine Kammer (18) zwischen der ersten Folie (12) und der zweiten Folie (14), wobei die erste Folie (12) und die zweite Folie (14) miteinander verbunden sind, um die Kammer (18) zu bilden,wobei die Kammer (18) konfiguriert ist, evakuiert zu werden, um ein Vakuum in der Kammer (18) zu bilden, wobei das Vakuum einen Unterdruck an der Perforation (12p) verursacht, wobei der Unterdruck eine Tragkraft für den Wafer (16), der getragen werden soll, bildet.

    VERFAHREN ZUM DÜNNEN VON SUBSTRATEN
    78.
    发明专利
    VERFAHREN ZUM DÜNNEN VON SUBSTRATEN 未知

    公开(公告)号：DE102016122217B4

    公开(公告)日：2021-10-14

    申请号：DE102016122217

    申请日：2016-11-18

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： RUPP ROLAND ,  MODER IRIS ,  MURI INGO ,  SANTOS RODRIGUEZ FRANCISCO JAVIER ,  SCHULZE HANS-JOACHIM

    IPC: H01L21/302 ,  H01L21/265 ,  H01L21/283 ,  H01L21/322 ,  H01L21/331 ,  H01L21/336

    Abstract: Verfahren, das Folgendes umfasst:Bereitstellen eines Substrats (102), das eine erste Seite (102a) und eine zweite Seite (102b) gegenüber der ersten Seite (102a) aufweist,Ausbilden einer vergrabenen Schicht (104) in dem Substrat (102) durch Verarbeiten der ersten Seite des Substrats (102a), undDünnen des Substrats (102) von der zweiten Seite des Substrats (102b) her, wobei die vergrabene Schicht (104) eine feste Verbindung umfasst, die eine größere Beständigkeit gegen das Dünnen aufweist als das Substrat (102), und wobei das Dünnen an der vergrabenen Schicht (104) stoppt,wobei das Ausbilden der vergrabenen Schicht (504) in dem Substrat (102) Folgendes umfasst:Ausbilden mehrerer Gräben (704) in dem Substrat (102);Einarbeiten eines chemischen Elements, das eine höhere Elektronegativität aufweist als das Substrat (102), durch die mehreren Gräben (704) hindurch in das Substrat (102); undAusfüllen der mehreren Gräben (704),wobei das Ausfüllen der mehreren Gräben (704) das partielle Schmelzen des Substrats (102) durch Erwärmen mindestens der ersten Seite des Substrats (102a) umfasst.

Patent Agency Ranking