公开(公告)号：KR101928814B1

公开(公告)日：2018-12-14

申请号：KR1020120047360

申请日：2012-05-04

Applicant: 한국전자통신연구원

Inventor： 주철원 ,  김해천 ,  윤형섭 ,  장우진 ,  이상흥 ,  김동영 ,  임종원 ,  강동민 ,  안호균 ,  이종민 ,  남은수

IPC: H01L23/48 ,  H01L23/34

Abstract: 본 발명은 GaN(질화갈륨)계 화합물 전력반도체 장치 및 그 제조 방법에 관한 것으로, 질화 갈륨계 화합물 전력반도체 장치는 웨이퍼 상에서 성장하여 형성된 질화 갈륨계 화합물 소자; 상기 질화 갈륨계 화합물 소자에 소스, 드레인 및 게이트를 포함하는 접촉 패드; 상기 질화 갈륨계 화합물 소자가 플립칩 본딩되는 모듈 기판; 상기 모듈 기판상에 형성되는 본딩 패드; 및 상기 접촉 패드와 상기 본딩 패드가 플립칩 본딩될 수 있도록 상기 모듈 기판의 상기 본딩 패드에 형성되는 범프를 포함하고, 범프를 기판에 전면공정(wafer level)으로 형성함으로써 공정비용이 저렴하며, 기판의 서브 소스 접촉 패드 및 서브 드레인 접촉 패드가 엑티브 영역에 형성되므로 AlGaN HEMT소자에서 발생한 열을 빠르게 방출하고, 기판에 비아홀을 형성하고 전도성 금속으로 비아 홀을 충전함으로써 AlGaN HEMT소자에서 발생한 열을 효율적으로 방출한다는 효과가 있다.

公开(公告)号：KR101923972B1

公开(公告)日：2018-11-30

申请号：KR1020120148675

申请日：2012-12-18

Applicant: 한국전자통신연구원

Inventor： 안호균 ,  임종원 ,  김정진 ,  김해천 ,  문재경 ,  남은수

IPC: H01L29/778 ,  H01L21/335

CPC classification number: H01L29/7787 ,  H01L29/2003 ,  H01L29/201 ,  H01L29/205 ,  H01L29/42316 ,  H01L29/4236 ,  H01L29/42376 ,  H01L29/51 ,  H01L29/518 ,  H01L29/66462 ,  H01L29/7786

Abstract: 전계효과트랜지스터가제공된다. 이트랜지스터는기판상에순차적으로적층된활성층및 캡핑층, 캡핑층상에서로이격되어배치된소스오믹전극및 드레인오믹전극, 및소스오믹전극과드레인오믹전극사이의기판상에배치되되, 캡핑층을관통하여활성층에연결된게이트전극을포함한다. 게이트전극은활성층에연결된좁은폭을갖는다리부및 다리부보다넓은폭을갖는다리부상의머리부로구성된다. 게이트전극이연장되는방향의게이트전극의양 말단부위들의게이트전극의다리부는나머지부위의게이트전극의머리부보다좁고, 그리고다리부보다넓은폭을갖는다.

公开(公告)号：KR101903509B1

公开(公告)日：2018-10-05

申请号：KR1020120075571

申请日：2012-07-11

Applicant: 한국전자통신연구원

Inventor： 윤형섭 ,  민병규 ,  임종원 ,  안호균 ,  이종민 ,  김성일 ,  문재경 ,  남은수

IPC: H01L21/336 ,  H01L29/778

CPC classification number: H01L21/28008 ,  H01L21/28587 ,  H01L29/42316 ,  H01L29/66863

Abstract: 본발명은소자의누설전류를감소시키고소자의항복전압이개선된고성능의전계효과형화합물반도체소자의제조방법에관한것으로, 상기전계효과형화합물반도체소자의제조방법은기판상에, 활성층과, 오믹층을적층하고, 상기오믹층상에제1 산화막층을형성하는단계와, 상기제1 산화막층, 상기오믹층및 상기활성층의소정영역에수직으로메사영역을형성하는단계; 상기메사영역에질화막을증착하여질화막층을형성한후, 상기메사영역을평탄화하는단계; 상기제1 산화막층상에오믹전극을형성하는단계와, 상기오믹전극이형성된반도체기판상에제2 산화막층을형성한후, 미세게이트레지스트패턴을형성하고, 제1산화막층, 질화막층및 제2 산화막층의 3층절연층을건식식각하여언더컷(under-cut) 형상의프로파일을갖는미세게이트패턴을형성하는단계와, 상기미세게이트패턴이형성된반도체기판상에공중합체레지스트를도포하여감마형게이트전극의헤드패턴을형성하여게이트리세스영역을형성하는단계및 상기게이트리세스영역이형성된반도체기판상에내열성금속을증착하여감마형게이트전극을형성하는단계를포함한다.

公开(公告)号：KR101878934B1

公开(公告)日：2018-08-20

申请号：KR1020160008222

申请日：2016-01-22

Applicant: 한국전자통신연구원

Inventor： 이형석 ,  김기환 ,  고상춘 ,  김진식 ,  나제호 ,  남은수 ,  박영락 ,  박준보 ,  전치훈 ,  정동윤

IPC: H01L29/778 ,  H01L29/417 ,  H01L29/423 ,  H01L29/66

Abstract: 전자소자를제공한다. 전자소자는, 기판상에순차적으로적층된제1 반도체층및 제2 반도체층과, 제2 반도체층상에배치된소스전극, 게이트전극및 드레인전극을포함한다. 전자소자는소스전극과전기적으로연결되며드레인전극방향으로연장하며드레인전극으로갈수록기판으로부터멀어지는필드플레이트를더 포함한다.

公开(公告)号：KR101777225B1

公开(公告)日：2017-09-12

申请号：KR1020110136694

申请日：2011-12-16

Applicant: 한국전자통신연구원

Inventor： 심재식 ,  김기수 ,  민봉기 ,  오명숙 ,  권용환 ,  남은수

IPC: H01L31/107

CPC classification number: H01L31/107

Abstract: 본발명은아발란치포토다이오드및 그의제조방법을개시한다. 그의포토다이오드는기판과, 상기기판상에형성된광 흡수층과, 상기광 흡수층 상에형성된클래드층과, 상기클래드층 내에형성된활성영역과, 상기활성영역의둘레에형성된가드링영역과, 상기가드링영역과상기활성영역사이에형성된절연영역을포함한다.

Abstract translation: 本发明公开了一种雪崩光电二极管及其制造方法。 他的光电二极管包括基板，形成在基板上的光吸收层，以及形成在所述光吸收层，所述保护环区域和形成在有源区，所述包层覆盖层，形成在有源区的外周，保护环 并且在该区域和有源区域之间形成绝缘区域。

公开(公告)号：KR1020170095455A

公开(公告)日：2017-08-23

申请号：KR1020160016435

申请日：2016-02-12

Applicant: 한국전자통신연구원

Inventor： 안호균 ,  강동민 ,  권용환 ,  김동영 ,  김성일 ,  김해천 ,  남은수 ,  도재원 ,  민병규 ,  윤형섭 ,  이상흥 ,  이종민 ,  임종원 ,  정현욱 ,  조규준

IPC: H01L29/778 ,  H01L29/66 ,  H01L29/78 ,  H01L29/45 ,  H01L29/417

CPC classification number: H01L29/404 ,  H01L21/6835 ,  H01L29/0619 ,  H01L29/0657 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/401 ,  H01L29/4175 ,  H01L29/66462 ,  H01L29/7786 ,  H01L29/7787 ,  H01L2221/68327 ,  H01L2221/6834

Abstract: 본발명의실시예에따른고전자이동도트랜지스터는서로마주보는제1면과제2 면을포함하고, 상기제1 면과상기제2 면을관통하는비아홀을구비한기판과, 상기기판의제1 면상에제공된활성층과, 상기활성층상에위치하고상기활성층의일부를노출하는게이트리쎄스영역을포함한캡층과, 상기캡층상에위치하며상기캡층및 상기활성층중 어느하나의층에오믹접촉한소스전극과, 상기캡층상에서상기소스전극으로부터이격되며상기캡층에오믹접촉한드레인전극과, 상기소스전극과상기드레인전극상에위치하고상기게이트리쎄스영역에대응되는개구부를구비하여상기게이트리쎄스영역을노출시키는절연층과, 상기절연층상에서상기소스전극과상기드레인전극사이에위치한제1 전계전극과, 상기절연층상에서상기제1 전계전극과전기적으로연결된게이트전극및 상기기판의제2 면상에제공되며상기비아홀을통해상기활성층과접촉되는제2 전계전극을포함한다.

Abstract translation: 根据本发明的晶体管包括彼此面对的第一表面分配第二表面的一个实施例的高电子迁移率，通孔具有贯穿该第一表面和第二表面的衬底，所述第一的所述衬底 和设置在所述表面上，其中，所述活性位于所述层上的覆盖层，包括一栅极栗sseseu区域以暴露所述有源层的一部分和定位在所述层上的帽和帽层中的任何一个层的欧姆接触的源电极与所述有源层和在有源层 从源电极在所述帽层并定位在欧姆接触漏电极，源电极和与具有暴露栅极栗sseseu区域对应于栅极栗sseseu面积的开口的帽层的漏电极，间隔开 绝缘层，第一场电极位于所述绝缘层上的源电极和在所述绝缘层和所述第一栅电极连接到所述第一场电极及电漏电极与所述设备之间 议程设置和第二侧面包括第二场电极，其与通过通孔的有源层接触。

公开(公告)号：KR1020170027257A

公开(公告)日：2017-03-09

申请号：KR1020160020723

申请日：2016-02-22

Applicant: 한국전자통신연구원

Inventor： 정동윤 ,  고상춘 ,  전치훈 ,  김민기 ,  나제호 ,  남은수 ,  박영락 ,  박준보 ,  이현수 ,  이형석 ,  장현규

IPC: H02M7/00 ,  H05K7/20

Abstract: 본발명은복수의비자성기판들이적층된제1 적층체; 비자성기판들중 적어도어느하나에배치된전자소자들; 상기전자소자가배치된상기비자성기판상에배치되어, 상기전자소자와연결되는제1 도전성패턴들; 상기제1 도전성패턴들의각각을연결되는적어도하나의제1 비아전극; 상기제1 적층체의일측에배치되고, 복수의자성시트들이적층된제2 적층체; 상기자성시트들중 적어도 2개에배치되는제2 도전성패턴들; 및상기제2 도전성패턴들의각각을연결하는적어도하나의제2 비아전극을포함하고, 상기제1 비아전극과상기제2 비아전극은서로연결되는전력변환장치에관한것이다.

公开(公告)号：KR1020160049433A

公开(公告)日：2016-05-09

申请号：KR1020150067558

申请日：2015-05-14

Applicant: 한국전자통신연구원

Inventor： 배성범 ,  고영호 ,  김동철 ,  김성복 ,  남은수

IPC: H01L33/00

Abstract: 본발명은질화물계발광다이오드의제조방법에관한것으로, 기판상에순차적으로적층되는제 1 질화물반도체층, 활성층및 제 2 질화물반도체층을포함하는발광구조체를형성하는것, 상기마스크막들은서로연결되지않는고립된아일랜드형태로배치되어상기제 2 질화물반도체층을부분적으로노출하고, 상기발광구조체상에마스크막들을형성하는것, 및열처리공정을수행하여상기마스크막들에의해노출된상기제 2 질화물반도체층을식각하는것을포함하고, 상기발광구조체를형성하는것, 상기마스크막들을형성하는것, 및상기열처리공정을수행하는것은동일한장비내에서인-시츄방식(in-situ manner)으로수행되는질화물계발광다이오드의제조방법이제공된다.

Abstract translation: 本发明涉及一种用于制造氮化物基发光二极管的方法。 该方法包括：形成包括依次层叠在基板上的第一氮化物半导体层，有源层和第二氮化物半导体层的发光结构; 通过以彼此不连接的岛状形式设置的掩模膜部分曝光第二氮化物半导体层，并在发光结构上形成掩模膜; 并且通过进行热处理工艺来蚀刻由掩模膜暴露的第二氮化物半导体层，其中形成发光结构，形成掩模膜和进行热处理工艺是在原位进行的 方式在同一设备。

公开(公告)号：KR101616156B1

公开(公告)日：2016-04-27

申请号：KR1020120018591

申请日：2012-02-23

Applicant: 한국전자통신연구원

Inventor： 배성범 ,  남은수 ,  문재경 ,  김성복 ,  김해천 ,  주철원 ,  고상춘 ,  임종원 ,  안호균 ,  장우진 ,  박영락

IPC: H01L29/812 ,  H01L21/338

Abstract: 본발명은질화물전자소자및 그제조방법에관한것으로서, 상세하게는갈륨(Gallium: Ga), 알루미늄(Aluminum: Al), 인듐(Indium: In) 등의 3족원소및 질소를포함하는 3족질화물(III-Nitride) 반도체전자소자에서사용되는반절연성질화갈륨(GaN)층의재성장기술(Epitaxially Lateral Over-Growth: ELOG)을통해다양한형태의질화물집적구조를동일기판위에구현할수 있는질화물전자소자및그 제조방법에관한것이다.

公开(公告)号：KR1020150086752A

公开(公告)日：2015-07-29

申请号：KR1020140006794

申请日：2014-01-20

Applicant: 한국전자통신연구원 ,  단국대학교 산학협력단

Inventor： 양일석 ,  남은수 ,  이명래 ,  구용서

IPC: H01L27/04

Abstract: 본발명은정전기방전보호회로에관한것이다. 본발명의정전기방전보호회로는기판상에형성된 N 베리드영역, N 베리드영역상에형성된딥 N웰, 딥 N웰좌측에형성되는제 1 싱크영역, 딥 N웰내에형성되고, 양의단자에연결된제 1 P+도핑영역과제 1 N+도핑영역을포함하는제1 N웰, 딥 N웰내에형성되고, 외부저항을통해서음의단자에연결된제 2 P+도핑영역, 제 3 P+도핑영역, 및제 4 P+도핑영역과, 음의단자에연결된제 2 N+도핑영역및 제 3 N+도핑영역을포함하는 P웰, 딥 N웰내에형성되고, 양의단자에연결된제 5 P+도핑영역과제4 N+도핑영역을포함하는제 2 N웰, 딥 N웰우측에형성되는제2 싱크영역, 제 1 N+도핑영역과제 1 N웰사이에형성된제 1 N웰저항, P웰과, 제 2 P+도핑영역, 제 3 P+도핑영역, 및제 4 P+도핑영역사이에형성된 P웰저항, 제 4 N+도핑영역과제 2 N웰사이에형성된제 2 N웰저항, 딥 N웰과 N 베리드영역사이에형성되고, N 베리드영역에형성된일측이제 1 N+도핑영역과연결된제 1 딥 N웰저항, 및딥 N웰과 N 베리드영역사이에형성되고, N 베리드영역에형성된일측이제 4 N+도핑영역과연결된제2 딥 N웰저항을포함한다.

Abstract translation: 静电放电保护电路技术领域本发明涉及静电放电保护电路。 本发明的静电放电保护电路包括：形成在基板上的N掩埋区域; 在N埋地区形成深N井; 在深N井左侧形成的第一个水槽区; 在深N阱中形成的第一N阱，其包括连接到正极端子的第一N +掺杂区域和第一P +掺杂区域; 在深N阱中形成的P阱，其包括通过外部电阻连接到负极端子的第二P +掺杂区域，第三P +掺杂区域和第四P +掺杂区域，并且包括第二N +掺杂区域和 连接到负极的第三N +掺杂区域; 在深N阱中形成的第二N阱，其包括连接到正极端子的第四N +掺杂区域和第五P +掺杂区域; 形成在深N井右侧的第二个水槽区; 形成在N +掺杂区域和第一N阱之间的第一N阱电阻; 在P阱和具有第二P +掺杂区域的区域，第三P +掺杂区域和第四P +掺杂区域之间形成P阱电阻; 形成在第四N +掺杂区和第二N阱之间的第二N阱电阻; 形成在深N阱和N掩埋区之间的第一深N阱电阻，其中形成在N掩埋区中的一侧连接到第一N +掺杂区; 以及形成在深N阱和N掩埋区域之间的第二深N阱电阻，其中形成在N掩埋区域的一侧连接到第四N +掺杂区域。