中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

21 records (took 0.026 seconds)

    FinFET with subset of sacrificial fins
    11.
    发明专利
    FinFET with subset of sacrificial fins 未知

    公开(公告)号：GB2497185A

    公开(公告)日：2013-06-05

    申请号：GB201220942

    申请日：2012-11-21

    Applicant: IBM

    Inventor： STANDAERT THEODORUS EDUARDUS ,  HARAN BALASUBRAMANIAN ,  CHENG KANGGUO ,  PONOTH SHOM ,  YAMASHITA TENKO ,  SEO SOON-CHEON

    IPC: H01L29/66

    Abstract: A method of fabricating a FinFET 200 is disclosed which comprises the steps of forming a plurality of fins on a dielectric substrate. A gate layer (208, figure 2A) is deposited over the fins. In some embodiments the fin hardmask that is present on the tops of each fin is removed from some of the fins prior to the deposition of the gate layer. A gate hardmask (210) is then deposited over the gate layer. A portion of the gate hardmask layer and gate layer are then removed. In some embodiments this removal step also removes portions of the fins underneath. In other embodiments portions 202A, 202B, 202C of a subset of fins are removed with an etch. The portion of the etched sacrificial fins that remain are called finlets 220. These finlets remain under the gate of the FinFET. In some embodiments the remaining fins are subsequently merged together.

    13.
    发明专利
    未知

    公开(公告)号：AT470237T

    公开(公告)日：2010-06-15

    申请号：AT03796085

    申请日：2003-12-08

    Applicant: IBM

    Inventor： CLEVENGER LARRY ,  DALTON TIMOTHY ,  HOINKIS MARK ,  KALDOR STEFFEN ,  KUMAR KAUSHIK ,  LA TULIPE DOUGLAS ,  SEO SOON-CHEON ,  SIMON ANDREW ,  WANG YUN-YU ,  YANG CHIH-CHAO ,  YANG HAINING

    IPC: H01L21/768

    Abstract: Disclosed is a method for depositing a metal layer on an interconnect structure for a semiconductor wafer. In the method, a metal conductor is covered by a capping layer and a dielectric layer. The dielectric layer is patterned so as to expose the capping layer. The capping layer is then sputter etched to remove the capping layer and expose the metal conductor. In the process of sputter etching, the capping layer is redeposited onto the sidewall of the pattern. Lastly, at least one layer is deposited into the pattern and covers the redeposited capping layer.

    NICHT-FLÜCHTIGER SPEICHER (NVM) MIT EINER NIEDRIGEN BILDUNGSSPANNUNG
    14.
    发明专利
    NICHT-FLÜCHTIGER SPEICHER (NVM) MIT EINER NIEDRIGEN BILDUNGSSPANNUNG 未知

    公开(公告)号：DE112020004654T5

    公开(公告)日：2022-06-15

    申请号：DE112020004654

    申请日：2020-10-27

    Applicant: IBM

    Inventor： KIM YOUNGSEOK ,  OK INJO ,  REZNICEK ALEXANDER ,  SEO SOON-CHEON

    IPC: H01L45/00 ,  H01L27/24

    Abstract: Es wird eine NVM-Einheit mit einer niedrigen Bildungsspannung bereitgestellt, indem ein Paar von leitenden Opfer-Kontaktstellen auf einer Zwischenverbindungsschicht aus einem dielektrischen Material bereitgestellt wird, die ein Paar von zweiten elektrisch leitenden Strukturen und einen strukturierten Materialstapel einbettet. Die eine der leitenden Opfer-Kontaktstellen weist eine erste Fläche auf und befindet sich in Kontakt mit einer oberen Fläche der einen der zweiten elektrisch leitenden Strukturen, die sich in Kontakt mit einer oberen Fläche einer darunterliegenden ersten elektrisch leitenden Struktur befindet, und die andere der leitenden Opfer-Kontaktstellen weist eine zweite Fläche auf, die sich von der ersten Fläche unterscheidet, und befindet sich in Kontakt mit einer Oberfläche der anderen der zweiten elektrisch leitenden Strukturen, die sich in Kontakt mit einer oberen Fläche einer oberen Elektrode des strukturierten Materialstapels befindet. Es wird eine Plasmabehandlung durchgeführt, um einen Antenneneffekt zu induzieren und ein dielektrisches Wechselmaterial des strukturierten Materialstapels in ein leitendes Filament umzuwandeln. Nach der Plasmabehandlung wird das Paar von leitenden Opfer-Kontaktstellen entfernt.

    Halbleiterstruktur und Prozess
    18.
    发明专利
    Halbleiterstruktur und Prozess 未知

    公开(公告)号：DE112016001414T5

    公开(公告)日：2017-12-14

    申请号：DE112016001414

    申请日：2016-05-06

    Applicant: IBM

    Inventor： KANAKASABAPATHY SIVANANDA K ,  LIE FEE LI ,  SEO SOON-CHEON ,  SIEG STUART ,  HE HONG ,  KARVE GAURI ,  LIU DERRICK ,  DORIS BRUCE

    IPC: H01L21/336

    Abstract: Es wird eine Halbleiterstruktur bereitgestellt, die einen Halbleiterfinnenabschnitt mit einer Endwand umfasst, die sich von einem Substrat aufwärts erstreckt. Eine Gatestruktur überspannt einen Abschnitt des Halbleiterfinnenabschnitts. Ein erster Satz von Gateabstandshaltern ist auf gegenüberliegenden Seitenwandoberflächen der Gatestruktur positioniert und ein zweiter Satz von Gateabstandshaltern ist auf Seitenwänden des ersten Satzes von Gateabstandshaltern positioniert. Ein Gateabstandshalter des zweiten Satzes von Gateabstandshaltern hat einen unteren Abschnitt, der direkt mit der Endwand des Halbleiterfinnenabschnitts in Berührung steht.

Patent Agency Ranking