中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

131 records (took 0.027 seconds)

    Fixing biochips in small sample tubes, attaches wafer to sheet, parts biochips from each other and removes them individually for adhesive transfer process
    22.
    发明专利
    Fixing biochips in small sample tubes, attaches wafer to sheet, parts biochips from each other and removes them individually for adhesive transfer process 未知

    公开(公告)号：DE10336375A1

    公开(公告)日：2004-12-02

    申请号：DE10336375

    申请日：2003-08-06

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： BEER GOTTFRIED

    IPC: B01L3/00 ,  B01L3/14 ,  G01N35/00 ,  G01N35/10 ,  B01L9/00 ,  G01N35/04

    Abstract: A wafer with biosensitive surface is marked with bio-chip positions in rows and columns. It is mounted on a sheet (3) in a suitable frame. The wafer is separated into biochips (2) which remain attached to the sheet. They are then removed individually, for temporary attachment to a carrier sheet (4). This has double-sided adhesive areas (5) the size of a biochip. Individual chips are removed from the carrier sheet, bringing the adhesive with them (see later). The biochips are then fixed in sample holder tubes (1) using the adhesive. Independent claims are included for the corresponding equipment. This comprises the transport sheet, biochip with adhesive and unit fixing the chips in the sample tubes. To remove biochips from the carrier sheet, it is turned and passed over a peeling-off wedge (7). The chip comes off with its adhesive, and is lifted away by a vacuum pipette (8). Initially, a cover sheet (9) lies over the adhesive areas on the carrier sheet (4). The cover sheet is removed at an edge (5) to reveal the adhesive for chip attachment. The sample holders are small tube-like ampoules (1). The biochips are fixed to their internal bases (13) using the adhesive.

    Electronic power component comprises a semiconductor chip having contact surfaces of source contacts on its active surface and a gate contact
    24.
    发明专利
    Electronic power component comprises a semiconductor chip having contact surfaces of source contacts on its active surface and a gate contact 未知

    公开(公告)号：DE10134943A1

    公开(公告)日：2002-10-17

    申请号：DE10134943

    申请日：2001-07-23

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： BEER GOTTFRIED

    IPC: H01L23/31 ,  H01L23/433 ,  H01L23/495 ,  H01L23/488 ,  H01L29/78

    Abstract: Electronic power component comprises a semiconductor chip (2) having contact surfaces (4) of source contacts (50) on its active surface (3) and at least one gate contact (60). The rear side (7) has a common contact (8) for all drain regions as drain contact (9) of the power component. A coating (10) preventing metal diffusion and metallic thermo-sonic compression heads (12) for contacting inner flat conductors (11). The heads are connected to common source external connections (13) and a gate external connection (14). An Independent claim is also included for a process for the production of an electronic power component. Preferred Features: The compression heads are connected to gate electrodes and source electrodes via the contact surfaces and a structured conducting path layer (15) on the active surface side of the chip.

    VERFAHREN UND SYSTEM ZUM MODIFIZIEREN EINER SCHALTUNGSVERDRAHTUNGSANORDNUNG AUF DER BASIS EINER ELEKTRISCHEN MESSUNG
    25.
    发明专利
    VERFAHREN UND SYSTEM ZUM MODIFIZIEREN EINER SCHALTUNGSVERDRAHTUNGSANORDNUNG AUF DER BASIS EINER ELEKTRISCHEN MESSUNG 未知

    公开(公告)号：DE102014105364B4

    公开(公告)日：2022-06-23

    申请号：DE102014105364

    申请日：2014-04-15

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： BEER GOTTFRIED ,  MAIER DOMINIC ,  METZGER-BRUECKL GERHARD ,  LEUSCHNER RAINER

    IPC: H01L21/66 ,  G01R31/26 ,  H01L23/522

    Abstract: Verfahren zum Einstellen der Kapazität oder Induktivität von elektrischen Schaltungen, wobei das Verfahren umfasst:Messen (200) von Induktivitäts- oder Kapazitätswerten von passiven Bauteilen (142), die auf einem ersten Substrat (140) hergestellt sind;Speichern (210) von individuellen Zusammenhängen zwischen den passiven Bauteilen (142) und den jeweiligen Messwerten der passiven Bauteile (142);Bestimmen von elektrischen Verbindungen zwischen den passiven Bauteilen (142) auf der Basis der gespeicherten individuellen Zusammenhänge zwischen den passiven Bauteilen (142) und den jeweiligen Messwerten der passiven Bauteile (142);Trennen (220) der passiven Bauteile (142) in individuelle Chips (152);Positionieren (230) von zumindest einigen der Chips (152) auf oder eingebettet in einem zweiten Substrat (150); undIdentifizieren (240) von einem oder mehreren der Chips (152), die auf dem zweiten Substrat (150) angeordnet oder in dieses eingebettet sind, mit einem Messwert außerhalb eines vorbestimmten Bereichs auf der Basis der gespeicherten individuellen Zusammenhänge zwischen den passiven Bauteilen (142) und den Messwerten.

    Halbleiterbauelement mit unter dem Package angeordnetem Chip und Verfahren zur Montage desselben auf einer Anwendungsplatine
    26.
    发明专利
    Halbleiterbauelement mit unter dem Package angeordnetem Chip und Verfahren zur Montage desselben auf einer Anwendungsplatine 未知

    公开(公告)号：DE102015101440B4

    公开(公告)日：2021-05-06

    申请号：DE102015101440

    申请日：2015-02-02

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： BEER GOTTFRIED ,  OSSIMITZ PETER

    IPC: H01L23/50 ,  H01L21/58 ,  H01L23/36 ,  H01L25/04 ,  H01L25/16 ,  H01L25/18

    Abstract: Halbleiterbauelement-Package, aufweisend:eine elektronische Komponente (120);eine Verkapselung (110), die eine obere Oberfläche (120a) und seitliche Oberflächen der elektronischen Komponente (120) einbettet, wobei eine untere Oberfläche (120b) der elektronischen Komponente bündig mit einer unteren Oberfläche (110b) der Verkapselung (110) ist und in derselben Ebene liegt;eine in Dünnschichttechnik hergestellte elektrische Umverdrahtungsstruktur (150, 250), die sich entlang einer unteren Oberfläche (120b) der elektronischen Komponente (120) und entlang einer unteren Oberfläche (110b) der Verkapselung (110) erstreckt, wobei die elektronische Komponente an der elektrischen Umverdrahtungsstruktur (150, 250) angebracht ist, die elektrische Umverdrahtungsstruktur (150, 250) dafür ausgelegt ist, die elektronische Komponente elektrisch mit externen Anschlüssen (130) des Halbleiterbauelement-Package (100, 200, 300, 400, 600) zu verbinden, wobei die elektrische Umverdrahtungsstruktur (150, 250) eine erste Hauptfläche (150a), die der elektronischen Komponente (120) zugewandt ist, und eine zweite Hauptfläche (150b) gegenüber der ersten Hauptfläche (150a) aufweist; undeinen ersten Halbleiterchip (140, 140_1), der der zweiten Hauptfläche (150b) der elektrischen Umverdrahtungsstruktur (150, 250) zugewandt und an einer ersten Hauptoberfläche (140a) mit dieser elektrisch und mechanisch verbunden ist, wobei eine zweite Hauptoberfläche (140b) des ersten Halbleiterchips (140, 140_1), die der ersten Hauptoberfläche (140a) gegenüberliegt, mit einer Metallschicht (441) zur Ableitung von Wärme des ersten Halbleiterchips (140, 140_1) zu einer Anwendungsplatine (900) hin versehen ist.

    VERFAHREN UND SYSTEM ZUM FÜHREN VON ELEKTRISCHEN VERBINDUNGEN VON HALBLEITERCHIPS
    27.
    发明专利
    VERFAHREN UND SYSTEM ZUM FÜHREN VON ELEKTRISCHEN VERBINDUNGEN VON HALBLEITERCHIPS 未知

    公开(公告)号：DE102011053161B4

    公开(公告)日：2021-01-28

    申请号：DE102011053161

    申请日：2011-08-31

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： MEYER THORSTEN ,  BEER GOTTFRIED ,  GEISSLER CHRISTIAN ,  ORT THOMAS ,  PRESSEL KLAUS ,  WAIDHAS BERND ,  WOLTER ANDREAS

    IPC: H01L23/50 ,  H01L21/60 ,  H01L23/522

    Abstract: Halbleitervorrichtung, die aufweist:mindestens einen Halbleiterchip (104, 106, 202, 306, 308);mindestens eine Leitungsführungsebene (108, 208, 310) mit einer Mehrzahl von Leitungsführungsleitungen (110, 210, 312, 504, 904), die voneinander beabstandet parallel zueinander verlaufen;eine erste Isolationsschicht (326), die über dem mindestens einen Halbleiterchip und der mindestens einen Leitungsführungsebene (108, 208, 310) angeordnet ist; undeine Umverteilungsschicht (234, 334), die über der ersten Isolationsschicht (326) angeordnet ist und folgendes aufweist:eine erste Verbindungsleitung (218), die mit einer der Mehrzahl von Leitungsführungsleitungen (110, 210, 312, 504, 904) und dem mindestens einen Halbleiterchip (104, 202, 306) elektrisch gekoppelt ist; undeine zweite Verbindungsleitung (220), die mit der einen der Mehrzahl von Leitungsführungsleitungen (110, 210, 312, 504, 904) und mit einem zweiten Halbleiterchip (106, 308) oder mit einem ersten externen Kontaktelement (214) elektrisch gekoppelt ist.

    Verfahren zur Herstellung eines Bauelements mittels eines Elektroplattierungsprozesses
    28.
    发明专利
    Verfahren zur Herstellung eines Bauelements mittels eines Elektroplattierungsprozesses 未知

    公开(公告)号：DE102010060272B4

    公开(公告)日：2019-07-25

    申请号：DE102010060272

    申请日：2010-10-29

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： POHL JENS ,  BARTH HANS-JOACHIM ,  BEER GOTTFRIED ,  STEINER RAINER ,  ROBL WERNER ,  VAUPEL MATHIAS

    IPC: H01L21/768 ,  H01L21/60 ,  H01L23/50 ,  H01L23/522

    Abstract: Verfahren zum Herstellen eines Bauelements, wobei das Verfahren Folgendes umfasst:Bereitstellen eines Substrats (102), das mindestens einen Kontakt (108) umfasst;Aufbringen einer dielektrischen Schicht (122) über dem Substrat (102);Aufbringen einer ersten Keimschicht (124) über der dielektrischen Schicht (122);Aufbringen einer inerten Schicht (126) über der Keimschicht (124) ;Strukturieren der inerten Schicht (126), der ersten Keimschicht (124) und der dielektrischen Schicht (122), um mindestens einen Abschnitt des Kontakts (108) zu exponieren;Aufbringen einer zweiten Keimschicht (130) über exponierten Abschnitten der strukturierten dielektrischen Schicht (122) und des Kontakts (108), so dass die zweite Keimschicht (130) mit der strukturierten ersten Keimschicht (124) einen elektrischen Kontakt herstellt, wobei es dort, wo die inerte Schicht (126) die erste Keimschicht (124) und die dielektrische Schicht (110) bedeckt, keine Abscheidung der zweiten Keimschicht (130) gibt; undElektroplattieren eines Metalls auf die zweite Keimschicht (130), wobei es dort, wo die inerte Schicht (126) die erste Keimschicht (124) und die dielektrische Schicht (110) überdeckt, keine Abscheidung der Metallschicht (114) gibt.

    Stromsensorvorrichtung und Verfahren zum Herstellen einer Stromsensorvorrichtung
    30.
    发明专利
    Stromsensorvorrichtung und Verfahren zum Herstellen einer Stromsensorvorrichtung 未知

    公开(公告)号：DE102014113313B4

    公开(公告)日：2017-09-14

    申请号：DE102014113313

    申请日：2014-09-16

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： BEER GOTTFRIED ,  STRUTZ VOLKER ,  THEUSS HORST

    IPC: H01L43/02 ,  G01R19/00 ,  H01L23/28 ,  H01L23/492

    Abstract: Stromsensorvorrichtung zum Erfassen eines Messstroms, die umfasst: einen Halbleiterchip (10), der ein magnetfeldsensitives Element (11) umfasst, wobei der Halbleiterchip eine erste Hauptoberfläche (10a) und eine zweite Hauptoberfläche (10b) aufweist; eine Einkapselung (30), die den Halbleiterchip einbettet, wobei die Einkapselung eine erste Hauptoberfläche (30a) und eine zweite Hauptoberfläche (30b) aufweist; einen Leiter, der so konfiguriert ist, dass er den Messstrom trägt, wobei der Leiter elektrisch von dem magnetfeldsensitiven Element isoliert ist; und eine Umverteilungsstruktur (20), die eine erste Metallschicht (21) umfasst, wobei die erste Metallschicht einen ersten strukturierten Abschnitt (21a), der einen Teil des Leiters bildet, umfasst; wobei die erste Hauptoberfläche des Halbleiterchips und die erste Hauptoberfläche der Einkapselung der Umverteilungsstruktur zugewandt sind und eine gemeinsame ebene Oberfläche bilden; und wobei der erste strukturierte Abschnitt ein verstärkter Abschnitt der ersten Metallschicht mit einer Dicke (TC) ist, die größer ist als eine Dicke der ersten Metallschicht außerhalb des ersten strukturierten Abschnitts.

Patent Agency Ranking