公开(公告)号：DE102017113715A1

公开(公告)日：2017-12-28

申请号：DE102017113715

申请日：2017-06-21

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEISER ANDREAS ,  BARRENSCHEEN JENS ,  MAUDER ANTON

IPC: H03K17/51 ,  H03K17/687

Abstract: Es werden Schaltervorrichtungen unter Verwendung von Schalttransistoren mit doppelten Gates bereitgestellt. Die doppelten Gates können unabhängig voneinander durch eine erste und zweite Gatetreiberschaltung gesteuert werden.

公开(公告)号：DE102015121722A1

公开(公告)日：2017-06-14

申请号：DE102015121722

申请日：2015-12-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BINA MARKUS ,  MAUDER ANTON ,  BARRENSCHEEN JENS

IPC: H01L23/62

Abstract: Ein Halbleiterbauelement (1) umfasst einen ersten Lastanschluss (11), einen zweiten Lastanschluss (12) und einen Halbleiterkörper (10), der mit dem ersten Lastanschluss (11) und dem zweiten Lastanschluss (12) gekoppelt ist, wobei der Halbleiterkörper (10) ausgelegt ist zum Leiten eines Laststroms entlang eines Laststrompfads zwischen dem ersten Lastanschluss (11) und dem zweiten Lastanschluss (12). Das Halbleiterbauelement (1) umfasst ferner eine Steuerelektrode (131), die elektrisch vom Halbleiterkörper (10) isoliert ist und ausgelegt ist zum Steuern eines Teils des Laststrompfads; und eine elektrisch potentialfreie Sensorelektrode (132), die an die Steuerelektrode (131) angrenzend angeordnet ist, wobei die Sensorelektrode (132) von sowohl dem Halbleiterkörper (10) als auch von der Steuerelektrode (131) elektrisch isoliert und kapazitiv mit dem Laststrompfad gekoppelt ist.

公开(公告)号：DE102016120080A1

公开(公告)日：2017-05-11

申请号：DE102016120080

申请日：2016-10-21

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MAUDER ANTON ,  PFIRSCH FRANK ,  SCHULZE HANS-JOACHIM ,  MURI INGO ,  MODER IRIS ,  BAUMGARTL JOHANNES

IPC: H01L21/30 ,  H01L21/20 ,  H01L21/265 ,  H01L21/304

Abstract: Gemäß einem Verfahren zum Herstellen einer Halbleitervorrichtung wird eine Hilfsstruktur (102) an einer ersten Oberfläche (104) eines Siliziumhalbleiterkörpers (100) gebildet. Eine Halbleiterschicht (106) wird auf dem Halbleiterkörper (100) an der ersten Oberfläche gebildet. Halbleitervorrichtungselemente (108–110) werden an der ersten Oberfläche (104) gebildet. Der Halbleiterkörper (100) wird dann von einer zweiten Oberfläche (105) entgegengesetzt zu der ersten Oberfläche (104) wenigstens bis zu einem zur zweiten Oberfläche (105) ausgerichteten Rand der Hilfsstruktur (102) entfernt.

公开(公告)号：DE102015117994A1

公开(公告)日：2017-04-27

申请号：DE102015117994

申请日：2015-10-22

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MAUDER ANTON ,  NIEDERNOSTHEIDE FRANZ-JOSEF ,  SANDOW CHRISTIAN

IPC: H01L29/78 ,  H01L21/331 ,  H01L21/336 ,  H01L29/739

Abstract: Ein Leistungshalbleitertransistor (1) umfasst einen Halbleiterkörper (10), der mit einem ersten Lastanschluss (11) gekoppelt ist, wobei der Transistor (1) zudem Folgendes aufweist: eine Halbleiter-Drift-Region (100), die im Halbleiterkörper (10) umfasst ist und Dotierstoffe eines ersten Leitfähigkeitstyps aufweist; einen ersten Graben (13-1), der sich entlang einer vertikalen Richtung (Z) in den Halbleiterkörper (10) erstreckt, wobei der erste Graben (13-1) eine erste Steuerelektrode (131 1) umfasst, die durch einen ersten Isolator (132 1) vom Halbleiterkörper (10) elektrisch isoliert ist, wobei der erste Graben (13-1) durch zwei erste Grabenseitenwände (133-1) seitlich begrenzt ist und durch einen ersten Grabenboden (134-1) vertikal begrenzt ist; eine erste Source-Region (101-1), die zu einer der ersten Grabenseitenwände (133-1) seitlich angrenzend angeordnet und mit dem ersten Lastanschluss (11) elektrisch verbunden ist; eine erste Halbleiterkanalregion (102-1), die im Halbleiterkörper (10) umfasst und zu derselben Grabenseitenwand (133-1) seitlich angrenzend angeordnet ist wie die erste Source-Region (101-1), wobei die erste Halbleiterkanalregion (102-1) Dotierstoffe eines zweiten Leitfähigkeitstyps aufweist und die erste Source-Region (101-1) von der Drift-Region (100) isoliert; einen zweiten Graben (13-2), der sich entlang der vertikalen Richtung (Z) in den Halbleiterkörper (10) erstreckt, wobei der zweite Graben (13-2) durch zwei zweite Grabenseitenwände (133-2) seitlich begrenzt ist und durch einen zweiten Grabenboden (134-2) vertikal begrenzt ist; eine Führungszone (103), die mit dem ersten Lastanschluss (11) elektrisch gekoppelt ist und sich tiefer als der erste Grabenboden (134-1) in den Halbleiterkörper (10) erstreckt, wobei die Führungszone (103) von der ersten Halbleiterkanalregion (102-1) getrennt und zu jeder der anderen der zwei ersten Grabenseitenwände (133-1) und einer der zweiten Grabenseitenwände (133-2) angrenzend angeordnet ist, wobei sich, in einem Abschnitt (1033), der tiefer als der erste Garbenboden (134-1) angeordnet ist, sich die Führungszone (103) zur ersten Halbleiterkanalregion (102-1) hin seitlich erstreckt.

公开(公告)号：DE102011053819B4

公开(公告)日：2016-09-08

申请号：DE102011053819

申请日：2011-09-21

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HIRLER FRANZ ,  MAUDER ANTON ,  SANTOS RODRIGUEZ FRANCISCO JAVIER ,  SCHULZE HANS-JOACHIM ,  TIMME HANS-JÖRG

IPC: H01L21/8258 ,  H01L27/06

Abstract: Verfahren zum Ausbilden eines Halbleiterbauelements, wobei das Verfahren Folgendes umfasst: Ausbilden einer ersten porösen Halbleiterschicht (110) über einer oberen Oberfläche eines Substrats (100); Ausbilden einer ersten Epitaxieschicht (120) über der ersten porösen Halbleiterschicht (110); Ausbilden einer Schaltungsanordnung in und über der ersten Epitaxieschicht (120), wobei die Schaltungsanordnung ohne vollständiges Oxidieren der ersten Epitaxieschicht (120) ausgebildet wird; und Umwandeln mindestens eines Teils der ersten porösen Halbleiterschicht (110) in ein Metallsilizid.

公开(公告)号：DE102014118317A1

公开(公告)日：2015-06-11

申请号：DE102014118317

申请日：2014-12-10

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MAUDER ANTON ,  MEISER ANDREAS ,  SCHULZE HANS-JOACHIM ,  WEBER HANS ,  HIRLER FRANZ ,  ZUNDEL MARKUS

IPC: H01L21/31 ,  H01L21/24

Abstract: Ein Verfahren zum Bilden eines Halbleiterbauelements umfasst das Ausführen einer anodischen Oxidation einer Oberflächenregion eines Halbleitersubstrats, um eine Oxidschicht an einer Oberfläche des Halbleitersubstrats durch Erzeugen eines anziehenden, elektrischen Feldes zwischen dem Halbleitersubstrat und einer externen Elektrode innerhalb eines Elektrolyten zu bilden, um oxidierende Ionen des Elektrolyten anzuziehen, was eine Oxidation der Oberflächenregion des Halbleitersubstrats verursacht. Ferner umfasst das Verfahren das Reduzieren der Anzahl von verbleibenden, oxidierenden Ionen innerhalb der Oxidschicht, während sich das Halbleitersubstrat innerhalb eines Elektrolyten befindet.

公开(公告)号：DE102013110541A1

公开(公告)日：2014-03-27

申请号：DE102013110541

申请日：2013-09-24

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HOSSEINI KHALIL ,  MAHLER JOACHIM ,  MAUDER ANTON

IPC: H01L23/29 ,  H01L21/58 ,  H01L21/768 ,  H01L23/50

Abstract: Bereitgestellt ist eine integrierte Schaltung, die Folgendes aufweist: einen Träger, der zumindest ein elektronisches Bauteil und zumindest eine Kontaktfläche, die auf einer ersten Seite des Trägers angeordnet ist, aufweist, wobei das zumindest eine elektronische Bauteil mit der zumindest einen Kontaktfläche elektrisch verbunden ist; eine anorganische Materialschicht, die mittels Waferbonden mit der ersten Seite des Trägers verbunden ist, wobei der Träger einen ersten Wärmeausdehnungskoeffizienten aufweist, und wobei die anorganische Materialschicht einen zweiten Wärmeausdehnungskoeffizienten aufweist, wobei der zweite Wärmeausdehnungskoeffizient einen Unterschied von weniger als 100% zum ersten Wärmeausdehnungskoeffizienten aufweist; und zumindest eine Durchkontaktierung, die durch die anorganische Materialschicht ausgebildet ist, wobei die zumindest eine Durchkontaktierung mit der zumindest einen Kontaktfläche in Kontakt ist.

公开(公告)号：DE102013108675A1

公开(公告)日：2014-02-13

申请号：DE102013108675

申请日：2013-08-09

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SCHULZE HANS-JOACHIM ,  MAUDER ANTON

IPC: H01L21/301 ,  H01L21/304 ,  H01L21/306

Abstract: Eine Kavität (104) wird von einer vorderen Oberfläche (101) in ein Halbleitersubstrat (100a) geätzt. Nach Ausbilden einer Ätzstoppstruktur (111) am Boden der Kavität (104) wird die Kavität (104) geschlossen. Von einer hinteren Oberfläche (102) in Richtung der vorderen Oberfläche (101) wird das Halbleitersubstrat (100a) mindestens bis zum Erreichen eines zur hinteren Oberfläche ausgerichteten Randes der Ätzstoppstruktur (111) geschliffen. Das Ausbilden der Ätzstoppstruktur am Boden einer geätzten Kavität (104) erlaubt ein präzises Einstellen der Dicke des Halbleiterkörpers (100) der Halbleitervorrichtung (500).

公开(公告)号：DE102013212787A1

公开(公告)日：2014-01-02

申请号：DE102013212787

申请日：2013-07-01

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HIRLER FRANZ ,  KAHLMANN FRANK ,  MAUDER ANTON ,  MILLER GERHARD ,  SCHULZE HANS-JOACHIM ,  STRACK HELMUT

IPC: H01L29/36 ,  H01L21/22 ,  H01L21/265 ,  H01L21/328 ,  H01L21/336 ,  H01L29/06 ,  H01L29/74 ,  H01L29/78 ,  H01L29/861 ,  H01L29/872

Abstract: Beschrieben ist ein Halbleiterbauelement mit einem Bauelementgebiet (11), wobei das Bauelementgebiet (11) wenigstens einen Bauelementgebietabschnitt (69–69) aufweist, der Dotierstoffatome eines ersten Dotierungstyps und mit einer ersten Dotierungskonzentration von wenigstens 1E16 cm–3 und Dotierstoffatome eines zweiten Dotierungstyps und mit einer zweiten Dotierungskonzentration von wenigstens 1E16 cm–3 aufweist.

公开(公告)号：FR2987168A1

公开(公告)日：2013-08-23

申请号：FR1300612

申请日：2013-03-18

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BERGER RUDOLF ,  GRUBER HERMANN ,  LEHNERT WOLFGANG ,  RUHL GUENTHER ,  FOERG RAIMUND ,  MAUDER ANTON ,  SCHULZE HANS JOACHIM ,  KELLERMANN KARSTEN ,  SOMMER MICHAEL ,  ROTTMAIR CHRISTIAN ,  RUPP ROLAND

IPC: H01L21/71 ,  H01L21/20 ,  H01L21/48 ,  H01L23/14

Abstract: Procédé de fabrication d'une tranche (13) composite, caractérisé en ce qu'on se procure une tranche de support comprenant une couche de graphite, on se procure une tranche (10) semiconductrice monocristalline ayant une première face (11) et une deuxième face (12) ; et on forme une couche de liaison sur au moins l'une de la première face (11) de la tranche semiconductrice et de la couche de graphite de la tranche de support.