-
公开(公告)号：CN103839899B
公开(公告)日：2017-04-12
申请号：CN201210509778.6
申请日：2012-12-03
Applicant: 矽品精密工业股份有限公司
IPC: H01L23/31 , H01L23/538 , H01L21/56 , H01L21/768
CPC classification number: H01L24/94 , H01L21/561 , H01L21/78 , H01L23/3128 , H01L23/49816 , H01L24/11 , H01L24/13 , H01L24/14 , H01L24/16 , H01L24/32 , H01L24/73 , H01L24/92 , H01L24/97 , H01L25/0657 , H01L25/50 , H01L28/00 , H01L2224/0231 , H01L2224/12105 , H01L2224/13025 , H01L2224/14181 , H01L2224/16145 , H01L2224/16146 , H01L2224/16225 , H01L2224/16235 , H01L2224/16265 , H01L2224/17181 , H01L2224/32145 , H01L2224/32225 , H01L2224/73204 , H01L2224/92225 , H01L2224/94 , H01L2224/97 , H01L2225/06513 , H01L2225/06517 , H01L2225/06541 , H01L2225/06548 , H01L2924/05432 , H01L2924/05442 , H01L2924/10253 , H01L2924/10272 , H01L2924/10329 , H01L2924/12042 , H01L2924/141 , H01L2924/1421 , H01L2924/1431 , H01L2924/1434 , H01L2924/15311 , H01L2924/157 , H01L2924/15787 , H01L2924/15788 , H01L2924/18161 , H01L2924/19103 , H01L2924/3511 , H01L2224/81 , H01L2924/00012 , H01L2924/00
Abstract: 一种半导体封装件及其制法，该半导体封装件包括半导体芯片、线路重布结构、多个导电凸块与封装胶体，该线路重布结构设于该半导体芯片的芯片第一表面上，且具有相对的第一表面与第二表面及贯穿其第一表面与第二表面的第一导电通孔，该线路重布结构的第二表面与该半导体芯片之间借由第一导电组件电性连接，于该线路重布结构第一表面上形成有线路重布层，该多个导电凸块电性接置于该线路重布层上，该封装胶体形成于该半导体芯片的芯片第一表面上，且包覆该线路重布结构及该线路重布层，各该导电凸块嵌入且外露于该封装胶体。本发明的半导体封装件可有效解决半导体封装件的电性连接失效问题，并降低翘曲现象。
-
公开(公告)号：CN102637608B
公开(公告)日：2017-04-12
申请号：CN201210029757.4
申请日：2012-02-10
Applicant: 新科金朋有限公司
IPC: H01L21/56 , H01L21/60 , H01L21/768 , H01L23/31 , H01L23/498 , H01L23/538
CPC classification number: H01L25/50 , H01L21/561 , H01L21/568 , H01L21/6835 , H01L23/3157 , H01L23/49816 , H01L23/49827 , H01L23/5389 , H01L23/552 , H01L24/04 , H01L24/11 , H01L24/16 , H01L24/81 , H01L24/82 , H01L24/96 , H01L24/97 , H01L25/0655 , H01L25/0657 , H01L25/074 , H01L25/105 , H01L2221/68345 , H01L2221/68381 , H01L2223/54426 , H01L2224/03002 , H01L2224/03003 , H01L2224/0401 , H01L2224/04105 , H01L2224/0557 , H01L2224/0613 , H01L2224/12105 , H01L2224/13014 , H01L2224/13021 , H01L2224/13025 , H01L2224/131 , H01L2224/13111 , H01L2224/13113 , H01L2224/13116 , H01L2224/13124 , H01L2224/13139 , H01L2224/13144 , H01L2224/13147 , H01L2224/13155 , H01L2224/14104 , H01L2224/16111 , H01L2224/16145 , H01L2224/16237 , H01L2224/16238 , H01L2224/24137 , H01L2224/73253 , H01L2224/73267 , H01L2224/76155 , H01L2224/81191 , H01L2224/81193 , H01L2224/82005 , H01L2224/92 , H01L2224/94 , H01L2224/96 , H01L2224/97 , H01L2225/06513 , H01L2225/06541 , H01L2225/06544 , H01L2225/06548 , H01L2225/1035 , H01L2225/1058 , H01L2924/00014 , H01L2924/0002 , H01L2924/01004 , H01L2924/01006 , H01L2924/01013 , H01L2924/01023 , H01L2924/01024 , H01L2924/01029 , H01L2924/01033 , H01L2924/01046 , H01L2924/01047 , H01L2924/01049 , H01L2924/01072 , H01L2924/01073 , H01L2924/01074 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/01322 , H01L2924/014 , H01L2924/09701 , H01L2924/12041 , H01L2924/12042 , H01L2924/1306 , H01L2924/13091 , H01L2924/14 , H01L2924/1433 , H01L2924/15311 , H01L2924/1532 , H01L2924/15321 , H01L2924/15331 , H01L2924/181 , H01L2924/1815 , H01L2924/18161 , H01L2924/19041 , H01L2924/19042 , H01L2924/19043 , H01L2924/30105 , H01L2924/3025 , H01L2924/3511 , H01L2224/82 , H01L2224/11 , H01L2224/16225 , H01L2924/00 , H01L2924/00012 , H01L2224/05552 , H01L2224/13015 , H01L2224/81
Abstract: 本发明涉及半导体器件和形成用于3D FO‑WLCSP的垂直互连结构的方法。一种半导体器件具有临时载体。半导体管芯以有源表面面向临时载体并被安装到临时载体。沉积具有在临时载体上的第一表面和与第一表面相对的第二表面的密封剂，并且所述密封剂被沉积在半导体管芯的背面上。临时载体被除去。在半导体管芯的外围中的密封剂的一部分被除去以在密封剂的第一表面中形成开口。互连结构形成在半导体管芯的有源表面上并且延伸到密封剂层中的开口中。形成通路，并且该通路从密封剂的第二表面延伸到开口。第一凸块形成在通路中并且电连接到互连结构。
-
公开(公告)号：CN106505062A
公开(公告)日：2017-03-15
申请号：CN201610768709.5
申请日：2016-08-30
Applicant: 钰桥半导体股份有限公司
IPC: H01L23/525 , H01L23/528 , H01L25/00 , H01L21/60
CPC classification number: H01L25/0657 , H01L21/486 , H01L23/13 , H01L23/16 , H01L23/3121 , H01L23/49827 , H01L23/49838 , H01L23/5389 , H01L24/13 , H01L24/16 , H01L24/32 , H01L24/73 , H01L24/81 , H01L24/92 , H01L25/105 , H01L25/50 , H01L2224/131 , H01L2224/13144 , H01L2224/13147 , H01L2224/16227 , H01L2224/16235 , H01L2224/16237 , H01L2224/32225 , H01L2224/73204 , H01L2224/81203 , H01L2224/81207 , H01L2224/81815 , H01L2224/92125 , H01L2225/06517 , H01L2225/06548 , H01L2225/06572 , H01L2225/1023 , H01L2225/1058 , H01L2924/15153 , H01L2924/15313 , H01L2924/18161 , H01L2924/3511 , H01L2924/014 , H01L2924/00014 , H01L23/528 , H01L23/525 , H01L24/83 , H01L25/00 , H01L2021/60
Abstract: 一种互连基板、其制作方法及垂直堆叠式半导体组件。本发明的互连基板在凹穴周围处设有垂直连接通道，接触垫由凹穴显露，且垂直连接通道由金属柱与金属化盲孔结合而成。该凹穴包括有核心层中的凹口及加强层中的穿口。设置于核心层顶面上的金属柱封埋于加强层中，且电性连接至邻近核心层底面的增层电路。用于垂直连接的金属柱，其可利用凹穴的深度以降低金属柱所需的最小高度。增层电路通过金属化盲孔，电性连接至金属柱，并提供从凹穴显露的接触垫，以用于连接元件。
-
公开(公告)号：CN106298716A
公开(公告)日：2017-01-04
申请号：CN201610133708.3
申请日：2016-03-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/488 , H01L21/60
CPC classification number: H01L25/0657 , H01L21/486 , H01L23/3114 , H01L23/3128 , H01L23/49816 , H01L23/49827 , H01L23/5389 , H01L24/19 , H01L24/20 , H01L24/32 , H01L24/48 , H01L24/73 , H01L24/92 , H01L25/105 , H01L25/50 , H01L2224/04105 , H01L2224/12105 , H01L2224/32145 , H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2224/73265 , H01L2224/73267 , H01L2224/92244 , H01L2225/0651 , H01L2225/06513 , H01L2225/06527 , H01L2225/06541 , H01L2225/06548 , H01L2225/06568 , H01L2225/1035 , H01L2225/1041 , H01L2225/1058 , H01L2924/00014 , H01L2924/15311 , H01L2924/00012 , H01L2924/00 , H01L2224/45099 , H01L24/10 , H01L2924/01013 , H01L2924/01047 , H01L2924/01074 , H01L2924/013
Abstract: 一种器件包括：底部封装件，其包括：互连结构、位于互连结构上方的模塑料层、位于模塑料层中的半导体管芯和嵌入在模塑料层中的焊料层，其中，焊料层的顶面低于模塑料层的顶面，并且顶部封装件通过由焊料层和顶部封装件的凸块形成的接合结构接合在底部封装件上。本发明实施例涉及封装件结构及其形成方法。
-
公开(公告)号：CN103814439B
公开(公告)日：2016-10-19
申请号：CN201280043670.0
申请日：2012-09-03
Applicant: 株式会社村田制作所
Inventor： 水白雅章
IPC: H01L23/31 , H01L23/498 , H01L21/56
CPC classification number: H05K1/0296 , H01L21/561 , H01L21/565 , H01L23/00 , H01L23/12 , H01L23/3121 , H01L23/48 , H01L23/49811 , H01L23/52 , H01L24/16 , H01L25/04 , H01L25/18 , H01L2224/05568 , H01L2224/05573 , H01L2224/0558 , H01L2224/16225 , H01L2224/16227 , H01L2224/81192 , H01L2224/81815 , H01L2224/97 , H01L2225/06548 , H01L2924/12042 , H05K1/185 , H01L2924/00014 , H01L2224/81 , H01L2924/00 , H01L2224/05611 , H01L2224/05639 , H01L2224/05644 , H01L2224/05655
Abstract: 本发明提供一种模块基板，该基板具有如下特点：不仅在基板的周缘部，而且在所安装的多个电子元器件之间也设置多个柱状连接端子，以此抑制基板中央附近的绝缘树脂顶面的凹陷。基板(5)的一个表面安装有多个电子元器件(4、4h)，并且用绝缘树脂(3)密封。多个柱状连接端子(2、7)设置在基板(5)的周缘部以及一个或多个小区域(8)内，一个或多个小区域(8)设置于除了基板(5)的周缘部以外的基板(5)上的、没有安装多个电子元器件(4、4h)的位置。
-
Patent Agency Ranking
公开(公告)号：CN103314649B
公开(公告)日：2016-06-01
申请号：CN201180064598.5
申请日：2011-12-22
Applicant: 贺利实公司
Inventor： 迈克尔·韦瑟斯庞 , 戴维·尼科尔 , 路易斯·约瑟夫·小伦代克
IPC: H05K1/18 , H05K1/14 , H05K3/36 , H05K3/46 , H01L25/065 , H01L23/538 , H01L21/683
CPC classification number: H01L23/4985 , H01L21/4853 , H01L21/4857 , H01L21/486 , H01L21/6835 , H01L23/49822 , H01L23/49827 , H01L23/49838 , H01L23/49894 , H01L23/5383 , H01L24/16 , H01L24/17 , H01L24/81 , H01L25/0652 , H01L25/0655 , H01L25/0657 , H01L25/50 , H01L2221/68345 , H01L2221/68359 , H01L2221/68363 , H01L2221/68381 , H01L2224/16225 , H01L2224/16227 , H01L2224/32225 , H01L2224/48 , H01L2224/48091 , H01L2224/48106 , H01L2224/48229 , H01L2224/73204 , H01L2224/81191 , H01L2225/0651 , H01L2225/06517 , H01L2225/06548 , H01L2225/06572 , H01L2924/01029 , H01L2924/0105 , H01L2924/01327 , H01L2924/12042 , H01L2924/14 , H01L2924/1421 , H01L2924/1431 , H01L2924/1511 , H01L2924/1579 , H05K1/036 , H05K1/0393 , H05K1/115 , H05K1/181 , H05K1/189 , H05K3/32 , H05K3/3436 , H05K3/4038 , H05K3/4602 , H05K3/4632 , H05K3/467 , H05K3/4688 , H05K2201/0133 , H05K2201/0141 , H05K2201/10674 , Y10T29/4913 , Y10T29/49224 , Y10T428/24917 , H01L2924/00 , H01L2924/00012
Abstract: 一种方法用于制造电子装置且包含形成互连层堆叠，所述互连层堆叠在牺牲衬底上，且具有多个经图案化的电导体层以及在邻近的经图案化的电导体层之间的介电层。所述方法还包含在所述互连层堆叠的与所述牺牲衬底相对的一侧上将液晶聚合物LCP衬底层压至且经由金属间结合电接合至所述互连层堆叠。所述方法进一步包含移除所述牺牲衬底以暴露最下的经图案化的电导体层，以及将至少一个第一装置电耦合至所述最下的经图案化的电导体层。
-
公开(公告)号：CN105612616A
公开(公告)日：2016-05-25
申请号：CN201480055188.8
申请日：2014-08-27
Applicant: 丰田自动车株式会社
Inventor： 青岛正贵
IPC: H01L25/07 , H01L21/60 , H01L23/48 , H01L25/065 , H01L25/18
CPC classification number: H01L25/0657 , H01L23/48 , H01L23/4952 , H01L23/49524 , H01L23/49537 , H01L23/49568 , H01L23/49575 , H01L23/49805 , H01L24/06 , H01L24/10 , H01L24/13 , H01L24/16 , H01L24/29 , H01L24/32 , H01L24/33 , H01L24/48 , H01L24/49 , H01L24/73 , H01L27/0823 , H01L2224/0401 , H01L2224/04042 , H01L2224/05554 , H01L2224/06135 , H01L2224/131 , H01L2224/16225 , H01L2224/291 , H01L2224/29101 , H01L2224/32145 , H01L2224/32225 , H01L2224/32245 , H01L2224/33181 , H01L2224/451 , H01L2224/48091 , H01L2224/48247 , H01L2224/48464 , H01L2224/49175 , H01L2224/49176 , H01L2224/49431 , H01L2224/49433 , H01L2224/73203 , H01L2224/73215 , H01L2224/73253 , H01L2224/73265 , H01L2224/81424 , H01L2225/0651 , H01L2225/06548 , H01L2225/06575 , H01L2924/00014 , H01L2924/13055 , H01L2924/13091 , H01L2924/181 , H01L2924/19107 , H01L2924/00012 , H01L2924/014 , H01L2224/45099 , H01L2924/00 , H01L2224/05599
Abstract: 本发明的半导体模块(2)具备：第一半导体元件(31)，其在表面(33)上形成有第一信号用电极(41)；第二半导体元件(32)，其以相对于第一半导体元件(31)而隔开间隔的方式配置，并且在第一半导体元件侧的表面(33)上形成有第二信号用电极(42)；第一信号用引线(51)，其与第一信号用电极(41)电连接；第二信号用引线(52)，其与第二信号用电极(42)电连接。第一信号用引线(51)与第二信号用引线(52)在从第一半导体元件(31)朝向第二半导体元件(32)的高度方向上，以使各自的高度位置一致的方式而配置。
-
公开(公告)号：CN105590900A
公开(公告)日：2016-05-18
申请号：CN201510831260.8
申请日：2010-11-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/00 , H01L23/498 , H01L25/00 , H01L25/065
CPC classification number: H01L25/0657 , H01L21/486 , H01L23/3114 , H01L23/3192 , H01L23/49811 , H01L23/49827 , H01L23/49838 , H01L23/5384 , H01L24/03 , H01L24/05 , H01L24/09 , H01L24/11 , H01L24/13 , H01L24/14 , H01L24/16 , H01L24/17 , H01L24/73 , H01L24/81 , H01L25/0655 , H01L25/50 , H01L2224/0345 , H01L2224/03452 , H01L2224/0381 , H01L2224/03831 , H01L2224/0401 , H01L2224/0557 , H01L2224/05572 , H01L2224/05647 , H01L2224/05666 , H01L2224/05681 , H01L2224/1145 , H01L2224/11452 , H01L2224/11462 , H01L2224/11464 , H01L2224/11472 , H01L2224/1162 , H01L2224/11622 , H01L2224/1181 , H01L2224/11849 , H01L2224/11903 , H01L2224/13016 , H01L2224/13025 , H01L2224/13084 , H01L2224/13111 , H01L2224/13116 , H01L2224/13139 , H01L2224/13144 , H01L2224/13155 , H01L2224/13169 , H01L2224/1354 , H01L2224/1403 , H01L2224/14181 , H01L2224/16145 , H01L2224/16146 , H01L2224/16225 , H01L2224/16227 , H01L2224/73204 , H01L2224/81193 , H01L2225/06513 , H01L2225/06517 , H01L2225/06541 , H01L2225/06548 , H01L2225/06568 , H01L2924/0002 , H01L2924/01006 , H01L2924/01013 , H01L2924/01019 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/0105 , H01L2924/01073 , H01L2924/01074 , H01L2924/01075 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/14 , H01L2924/15788 , H01L2224/05552 , H01L2924/00
Abstract: 本发明包括一种半导体装置及其制造方法，该半导体装置包括：一第一基材，具有一第一内连线结构；以及一第二基材，具有一第二内连线结构，该第一内连线结构连接该第二内连线结构，该第一内连线结构的第一宽度与该第二内连线结构的第二宽度不同。本发明提供一种用于使一基材与另一基材接合的凸块结构。一导电柱体形成于第一基材上，以使此导电柱体具有与一第二基材的接触表面不同的宽度。在一实施例中，第一基材的导电柱体为梯形或具有锥形侧壁，因而提供底部部分较顶部部分宽的导电柱体。所述基材均可为集成电路芯片、转接板、印刷电路板、高密度内连线或其类似物。本发明可减低关于交界处应力所产生的脱层问题。
-
公开(公告)号：CN105580133A
公开(公告)日：2016-05-11
申请号：CN201480052924.4
申请日：2014-09-25
Applicant: 株式会社大赛璐
IPC: H01L23/28 , C08G59/20 , C08G59/68 , C08L63/02 , H01L23/29 , H01L23/31 , H01L25/065 , H01L25/07 , H01L25/18
CPC classification number: C08G59/245 , C08G59/226 , C08G59/24 , C08G59/4064 , C08G59/687 , C08K3/36 , C08K5/5425 , C08L63/00 , H01L21/561 , H01L21/565 , H01L21/568 , H01L21/78 , H01L23/293 , H01L23/295 , H01L23/3142 , H01L23/5389 , H01L24/24 , H01L24/82 , H01L24/96 , H01L25/0657 , H01L2224/04105 , H01L2224/24146 , H01L2224/32145 , H01L2224/73267 , H01L2224/9202 , H01L2224/92244 , H01L2225/06541 , H01L2225/06548 , H01L2924/18162
Abstract: 本发明提供一种在COW工艺中对制造厚度较薄且低外形化的三维半导体集成元件装置方面有用的填充材料、以及形成所述填充材料的固化性组合物。本发明的半导体元件三维安装用填充材料是在将多个半导体元件叠层并集成来制造三维半导体集成元件装置时填补横向邻接的半导体元件之间的空隙的填充材料，其特征在于，该填充材料是在填补了半导体元件之间的空隙的状态下从半导体元件的表面侧进行抛光和/或磨削而变得平坦的构件。
-
公开(公告)号：CN103165585B
公开(公告)日：2016-05-04
申请号：CN201210365311.9
申请日：2012-09-26
Applicant: 美国博通公司
Inventor： 胡坤忠 , 赵子群 , 雷佐尔·拉赫曼·卡恩 , 彼得·沃伦坎普 , 桑帕施·K·V·卡里卡兰 , 陈向东
CPC classification number: H01L25/105 , H01L21/50 , H01L21/78 , H01L23/481 , H01L24/13 , H01L24/16 , H01L24/19 , H01L24/24 , H01L24/32 , H01L24/82 , H01L24/83 , H01L24/92 , H01L24/96 , H01L25/0657 , H01L25/50 , H01L2224/0401 , H01L2224/04105 , H01L2224/05548 , H01L2224/05572 , H01L2224/12105 , H01L2224/131 , H01L2224/16145 , H01L2224/24011 , H01L2224/24146 , H01L2224/2919 , H01L2224/82039 , H01L2224/82047 , H01L2224/821 , H01L2224/83 , H01L2224/9202 , H01L2224/92133 , H01L2224/92144 , H01L2224/92244 , H01L2224/96 , H01L2225/06517 , H01L2225/06524 , H01L2225/06527 , H01L2225/06548 , H01L2225/1041 , H01L2924/00014 , H01L2924/12042 , H01L2924/15747 , H01L2924/181 , H01L2224/82 , H01L2924/014 , H01L2224/05552 , H01L2924/00
Abstract: 本公开提供了一种使用再造晶片的堆叠封装。本公开的示例性实现方式包括具有位于来自底部再造晶片的底部芯片之上的来自顶部再造晶片的顶部芯片的叠层封装件。顶部芯片和底部芯片被隔离布置彼此隔离。顶部芯片和底部芯片还通过隔离布置互连。隔离布置可包括与顶部芯片侧接的顶部模制化合物和与底部芯片侧接的底部模制化合物。顶部芯片和底部芯片可至少穿过顶部模制化合物而互连。进一步地，顶部芯片和底部芯片可通过在隔离布置中延伸的导电通孔互连。
-
-
-
-
-
-
-
-
-
Search Results
321
records
(took 0.018 seconds)
