公开(公告)号：DE102021002618A1

公开(公告)日：2022-11-24

申请号：DE102021002618

申请日：2021-05-19

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BABURSKE ROMAN ,  HAUF MORITZ ,  SCHULZE HANS-JOACHIM ,  SCHULZE HOLGER ,  STOIB BENEDIKT

IPC: H01L29/06 ,  H01L29/739 ,  H01L29/78 ,  H01L29/861

Abstract: Eine Leistungshalbleitervorrichtung (1) umfasst: einen Halbleiterkörper (10) mit einer Vorderseite (10-1) und einer Rückseite (10-2); eine erste Lastanschlussstruktur (11) und eine zweite Lastanschlussstruktur (12); einen aktiven Bereich (15) des Halbleiterkörpers (10), der zum Leiten eines Laststroms zwischen der ersten Lastanschlussstruktur (11) und der zweiten Lastanschlussstruktur (12) ausgelegt ist; eine Driftregion (100) des Halbleiterkörpers (10), wobei die Driftregion (100) einen ersten Leitfähigkeitstyp hat und zum Leiten des Laststroms ausgelegt ist; eine rückseitige Region (17) des Halbleiterkörpers (10), wobei die rückseitige Region (17) an der Rückseite (10-1) angeordnet ist und in dem aktiven Bereich (15) eine erste rückseitige Emitterzone (171) und eine zweite rückseitige Emitterzone (172) umfasst. Die ersten rückseitigen Emitterzone (171) und die zweiten rückseitigen Emitterzone (172) umfassen eine Mehrzahl von ersten Sektoren (171-1, 172-1) mit jeweils mindestens einer ersten Region (1711, 1721) von einem zweiten Leitfähigkeitstyp, wobei die ersten Regionen (1711, 1721) in Kontakt mit der zweiten Lastanschlussstruktur (12) angeordnet sind. Die zweite rückseitige Emitterzone (172) unterscheidet sich von der ersten rückseitigen Emitterzone (171) dadurch, dass eine kleinste laterale Erstreckung (x1, x2) der ersten Sektoren (171-1, 172-1) größer ist als eine kleinste laterale Erstreckung (xl', x2') der zweiten Sektoren (171-2, 172-2).

公开(公告)号：DE102019125447A1

公开(公告)日：2021-03-25

申请号：DE102019125447

申请日：2019-09-20

Applicant: INFINEON TECHNOLOGIES AG

Inventor： PFAHL GERT ,  NAPETSCHNIG EVELYN ,  BOLOWSKI DANIEL ,  SCHULZE HOLGER ,  KREUZ MICHAEL ,  WOEHLERT STEFAN ,  BROLL MARIAN SEBASTIAN

IPC: C22C21/00 ,  H01L23/48

Abstract: Ein Halbleitersubstrat (100) weist ein Bondpad (110) auf. Das Bondpad (110) umfasst eine Schicht aus einer Aluminiumlegierung mit einer chemischen Zusammensetzung, die ein Hauptlegierungselement umfasst, das aus Zn, Mg, Cu, Si und Sc ausgewählt ist. Wenn das Hauptlegierungselement Cu ist, umfasst die chemische Zusammensetzung ferner mindestens ein Element, das aus Ti, Mg, Ag und Zr ausgewählt ist.

公开(公告)号：DE102016122787A1

公开(公告)日：2017-06-14

申请号：DE102016122787

申请日：2016-11-25

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BABURSKE ROMAN ,  BERGER RUDOLF ,  GUTT THOMAS ,  LAVEN JOHANNES GEORG ,  SCHULZE HOLGER ,  SCHUSTEREDER WERNER

IPC: H01L21/322 ,  H01L21/20 ,  H01L21/225 ,  H01L21/335

Abstract: Ein Verfahren zum Bilden eines Halbleiterbauelements umfasst das Bilden einer amorphen oder polykristallinen Halbleiterschicht benachbart zu zumindest einer Halbleiterdotierungsregion mit einem ersten Leitfähigkeitstyp, die in einem Halbleitersubstrat angeordnet ist. Das Verfahren umfasst ferner das Einbringen von Dotierstoffen in die amorphe oder polykristalline Halbleiterschicht während oder nach dem Bildern der amorphen oder polykristallinen Halbleiterschicht. Das Verfahren umfasst ferner das Ausheilen der amorphen oder polykristallinen Halbleiterschicht, um zumindest einen Teil der amorphen oder polykristallinen Halbleiterschicht in eine im Wesentlichen monokristalline Halbleiterschicht zu transformieren, und um zumindest eine Dotierungsregion mit dem zweiten Leitfähigkeitstyp in der monokristallinen Halbleiterschicht derart zu bilden, dass ein p-n-Übergang zwischen der zumindest einen Halbleiterdotierungsregion mit dem ersten Leitfähigkeitstyp und der zumindest einen Dotierungsregion mit dem zweiten Leitfähigkeitstyp gebildet wird.

公开(公告)号：DE102014104860A1

公开(公告)日：2014-10-16

申请号：DE102014104860

申请日：2014-04-04

Applicant: INFINEON TECHNOLOGIES AG

Inventor： LAVEN JOHANNES ,  SCHULZE HOLGER ,  SCHULZE HANS-JOACHIM

IPC: H01L21/28 ,  H01L21/266 ,  H01L21/308 ,  H01L21/3115 ,  H01L29/41 ,  H01L29/78

Abstract: Eine Schicht (520‘) mit einer lateral variierenden Dicke, ein Substrat (510) mit einer ersten Oberfläche (511) und einer auf der ersten Oberfläche (511) des Substrats (510) ausgebildeten Isolationsschicht (520) wird bereitgestellt. Eine Vielzahl von zumindest einem aus Vertiefungen und Öffnungen (525) wird auf der Isolationsschicht (520) ausgebildet, wobei die Vielzahl in einer Abstandsmaß (p) angeordnet ist. Jede der zumindest einen aus Vertiefungen und Öffnungen (525) weist eine laterale Breite (w) auf, wobei zumindest eines aus der Abstandsmaß (p) und der lateralen Breite (w) in lateraler Richtung variiert. Die Vielzahl der zumindest einen aus Vertiefungen und Öffnungen (525) definiert ein bestimmtes Gebiet in der Isolationsschicht (520). Die Isolationsschicht (520), die die Vielzahl der zumindest einen aus Vertiefungen und Öffnungen (525) aufweist, wird bei erhöhten Temperaturen getempert, sodass die Isolationsschicht (520) zumindest teilweise zerfließt, um die Isolationsschicht (520) in dem bestimmten Gebiet mit einer lateral variierenden Breite auszustatten.

公开(公告)号：DE102021115971A1

公开(公告)日：2022-12-22

申请号：DE102021115971

申请日：2021-06-21

Applicant: INFINEON TECHNOLOGIES AG

Inventor： STOIB BENEDIKT ,  SCHLÖGL DANIEL ,  SCHULZE HANS-JOACHIM ,  MÜLLER MARTEN ,  JELINEK MORIZ ,  SCHULZE HOLGER

IPC: H01L29/739 ,  H01L29/06 ,  H01L29/36 ,  H01L29/45

Abstract: Vorgeschlagen wird eine Halbleitervorrichtung. Ein Beispiel einer Halbleitervorrichtung (100) enthält ein Driftgebiet (102) eines ersten Leitfähigkeitstyps, das zwischen einer ersten Oberfläche (104) und einer zweiten Oberfläche (106) eines Halbleiterkörpers (108) angeordnet ist. Die Halbleitervorrichtung (100) enthält ferner ein erstes Gebiet (110) des ersten Leitfähigkeitstyps an der zweiten Oberfläche (106). Weiter enthält die Halbleitervorrichtung (100) ein dem ersten Gebiet (110) benachbart angeordnetes zweites Gebiet (112) eines zweiten Leitfähigkeitstyps an der zweiten Oberfläche (106). Ein Feldstoppgebiet (114) des ersten Leitfähigkeitstyps ist zwischen dem Driftgebiet (102) und der zweiten Oberfläche (106) angeordnet. Eine erste Elektrode (116) auf der zweiten Oberfläche (106) ist dem ersten Gebiet (110) in einem ersten Teil (1061) der zweiten Oberfläche (106) und dem zweiten Gebiet (112) in einem zweiten Teil (1062) der zweiten Oberfläche (106) direkt benachbart angeordnet. Das Feldstoppgebiet (114) umfasst ein erstes Teilgebiet (1141) und ein zweites Teilgebiet (1142) zwischen dem ersten Teilgebiet (1141) und der zweiten Oberfläche (106). Über einen überwiegenden Bereich des ersten Teils (1061) der zweiten Oberfläche (106) grenzt das zweite Teilgebiet (1142) direkt an das erste Gebiet (110) und enthält Dotierstoffe des zweiten Leitfähigkeitstyps, die Dotierstoffe des ersten Leitfähigkeitstyps teilweise kompensieren.

公开(公告)号：DE102019135545A1

公开(公告)日：2021-06-24

申请号：DE102019135545

申请日：2019-12-20

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BABURSKE ROMAN ,  HAUF MORITZ ,  SCHULZE HANS-JOACHIM ,  SCHULZE HOLGER ,  STOIB BENEDIKT

IPC: H01L29/739 ,  H01L27/08 ,  H01L29/06 ,  H01L29/78 ,  H01L29/861

Abstract: Eine Leistungshalbleitervorrichtung (1) umfasst Folgendes: einen Halbleiterkörper (10), der eine Vorderseite (10-1) und eine Rückseite (10-2) aufweist; eine erste Lastanschlussstruktur (11), die mit der Vorderseite (10-1) gekoppelt ist, und eine zweite Lastanschlussstruktur (12), die mit der Rückseite (10-2) gekoppelt ist; ein Rückseitengebiet (17) des Halbleiterkörpers (10), wobei das Rückseitengebiet (17) auf der Rückseite (10-1) angeordnet ist und innerhalb des aktiven Bereichs (15) eine erste Rückseitenemitterzone (171) und eine zweite Rückseitenemitterzone (172) umfasst. Die erste Rückseitenemitterzone (171) und/oder die zweite Rückseitenemitterzone (172) umfasst Folgendes: mehrere erste Sektoren (171-1, 172-1), die jeweils wenigstens ein erstes Gebiet (1711, 1721) eines zweiten Leitfähigkeitstyps umfassen, wobei das erste Gebiet (1711, 1721) in Kontakt mit der zweiten Lastanschlussstruktur (12) angeordnet ist und eine kleinste laterale Ausdehnung (x1, x1') von höchstens 50 µm aufweist; und/oder mehrere zweite Sektoren (171-2, 172-2), die jeweils ein zweites Gebiet (1712, 1722) des zweiten Leitfähigkeitstyps umfassen, wobei die zweiten Gebiete (1712, 1722) in Kontakt mit der zweiten Lastanschlussstruktur (12) angeordnet sind und eine kleinste laterale Ausdehnung (x2, x2') von wenigstens 50 µm aufweisen. Die zweite Rückseitenemitterzone (172) unterscheidet sich von der ersten Rückseitenemitterzone (171).

公开(公告)号：DE102016104788B4

公开(公告)日：2019-06-19

申请号：DE102016104788

申请日：2016-03-15

Applicant: INFINEON TECHNOLOGIES AG

Inventor： JOSHI RAVI KESHAV ,  ROTH ROMAN ,  SCHULZE HOLGER ,  HILLE FRANK ,  LASKA THOMAS ,  UMBACH FRANK ,  SCHULZE HANS-JOACHIM ,  SCHÄFFER CARSTEN ,  MÜLLER MATTHIAS ,  FUGGER MICHAEL ,  STEINBRENNER JÜRGEN ,  HUMBEL OLIVER

IPC: H01L21/28 ,  H01L21/768 ,  H01L23/52

Abstract: Halbleitervorrichtung (100, 200, 300), die aufweist:eine Metallstruktur (105, 205, 305), die elektrisch mit einem Halbleiterkörper (106, 206, 306) verbunden ist,eine Metalladhäsions- und Barrierestruktur (107, 207, 307) zwischen der Metallstruktur (105, 205, 305) und dem Halbleiterkörper (106, 206, 306), wobei die Metalladhäsions- und Barrierestruktur (107, 207, 307) eine Schicht, die Titan und Wolfram aufweist, und auf der Schicht, die Titan und Wolfram aufweist, eine Schicht, die Titan, Wolfram und Stickstoff aufweist, umfasst, sowie eine Wolframschicht auf der Titan, Wolfram und Stickstoff aufweisenden Schicht.

公开(公告)号：DE102014116622A1

公开(公告)日：2015-05-21

申请号：DE102014116622

申请日：2014-11-13

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MAUDER ANTON ,  SCHULZE HANS-JOACHIM ,  HUESKEN HOLGER ,  RÖSNER WOLFGANG ,  SCHULZE HOLGER

IPC: H01L29/43 ,  H01L21/283

Abstract: Ein Halbleiterbauelement umfasst zumindest eine ohmsche Kontaktregion zwischen einem Halbleitersubstrat des Halbleiterbauelements und einer elektrisch leitfähigen Struktur, die benachbart zu dem Halbleitersubstrat angeordnet ist. Ferner umfasst das Halbleiterbauelement zumindest eine Schottky-Kontaktregion zwischen dem Halbleitersubstrat des Halbleiterbauelements und der elektrisch leitfähigen Struktur. Die zumindest eine ohmsche Kontaktregion ist benachbart zu der zumindest einen Schottky-Kontaktregion angeordnet. Das Halbleitersubstrat umfasst eine erste Dotierungsschicht, die benachbart zu der elektrisch leitfähigen Struktur angeordnet ist. Eine durchschnittliche Dotierungskonzentration der Oberflächenregion der ersten Dotierungsschicht in einem Bereich der zumindest einen ohmschen Kontaktregion unterscheidet sich von einer durchschnittlichen Dotierungskonzentration der Oberflächenregion der ersten Dotierungsschicht in einem Bereich der zumindest einen Schottky-Kontaktregion um weniger als 10 %.

公开(公告)号：DE102013211572A1

公开(公告)日：2013-12-24

申请号：DE102013211572

申请日：2013-06-19

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KOMARNITSKYY VOLODYMYR ,  MAUDER ANTON ,  MILLER GERHARD ,  PFIRSCH FRANK ,  SCHULZE HANS-JOACHIM ,  SCHULZE HOLGER ,  WERBER DOROTHEA ,  SCHAEFFER CARSTEN

IPC: H01L29/739 ,  H01L29/78 ,  H01L29/861

Abstract: Beschrieben wird ein Halbleiterbauelement, das ein Zellengebiet (110) aufweist, das wenigstens eine Bauelementzelle aufweist, wobei die wenigstens eine Bauelementzelle ein erstes Bauelementgebiet (14) eines ersten Leitfähigkeitstyps aufweist; ein Driftgebiet (11) eines zweiten Leitfähigkeittyps, das an das erste Bauelementgebiet (14) der wenigstens einen Bauelementzelle angrenzt; ein dotiertes Gebiet (40; 44) des ersten Leitfähigkeitstyps, das an das Driftgebiet angrenzt; und Ladungsträgerlebensdauerverringerungsmittel (41; 42; 43; 44), die dazu ausgebildet sind, eine Ladungsträgerlebensdauer in dem dotierten Gebiet (40; 44) des ersten Leitfähigkeitstyps zu reduzieren.

公开(公告)号：DE102004023405B4

公开(公告)日：2006-07-13

申请号：DE102004023405

申请日：2004-05-12

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KROENER FRIEDRICH ,  SCHULZE HOLGER ,  SGOURIDIS SOKRATIS

IPC: H01L21/78 ,  H01L21/00 ,  H01L21/301 ,  H01L21/304 ,  H01L21/68 ,  H01L29/06 ,  H01L29/74

Abstract: The method involves fixing a carrier wafer (6) with a binder (5) onto the front of a product wafer (1), and thinning the product wafer from its rear side to a final thickness (d1). Back side processing is performed on the thinned wafer. Separating trenches (12) are formed between the integrated circuits in a saw guide region of the product wafer to form individual components. The carrier wafer is removed with the attached components and ribs engaging in the separating trenches. The carrier wafer and binder are released from the individual components. - An INDEPENDENT CLAIM is included for a holding device.