VERFAHREN ZUM DÜNNEN VON SUBSTRATEN

    公开(公告)号:DE102016122217B4

    公开(公告)日:2021-10-14

    申请号:DE102016122217

    申请日:2016-11-18

    Abstract: Verfahren, das Folgendes umfasst:Bereitstellen eines Substrats (102), das eine erste Seite (102a) und eine zweite Seite (102b) gegenüber der ersten Seite (102a) aufweist,Ausbilden einer vergrabenen Schicht (104) in dem Substrat (102) durch Verarbeiten der ersten Seite des Substrats (102a), undDünnen des Substrats (102) von der zweiten Seite des Substrats (102b) her, wobei die vergrabene Schicht (104) eine feste Verbindung umfasst, die eine größere Beständigkeit gegen das Dünnen aufweist als das Substrat (102), und wobei das Dünnen an der vergrabenen Schicht (104) stoppt,wobei das Ausbilden der vergrabenen Schicht (504) in dem Substrat (102) Folgendes umfasst:Ausbilden mehrerer Gräben (704) in dem Substrat (102);Einarbeiten eines chemischen Elements, das eine höhere Elektronegativität aufweist als das Substrat (102), durch die mehreren Gräben (704) hindurch in das Substrat (102); undAusfüllen der mehreren Gräben (704),wobei das Ausfüllen der mehreren Gräben (704) das partielle Schmelzen des Substrats (102) durch Erwärmen mindestens der ersten Seite des Substrats (102a) umfasst.

    Verfahren zur Herstellung eines IGBT mit dV/dt-Steuerbarkeit

    公开(公告)号:DE102017124872B4

    公开(公告)日:2021-02-18

    申请号:DE102017124872

    申请日:2017-10-24

    Abstract: Verfahren (2) zur Bearbeitung einer Leistungshalbleiter-Vorrichtung (1), umfassend:- Vorsehen eines Halbleiterkörpers (10) mit einem Drift-Gebiet (100) von einem ersten Leitfähigkeitstyp;- Erzeugen (20) einer Vielzahl von Gräben (14, 15, 16), wobei sich die Gräben (14, 15, 16) in den Halbleiterkörper (10) entlang einer vertikalen Richtung (Z) erstrecken und einander benachbart entlang einer ersten lateralen Richtung (X) angeordnet sind;- Vorsehen (22) einer Maskenanordnung (30) auf dem Halbleiterkörper (10), wobei die Maskenanordnung (30) eine laterale Struktur (301) aufweist, gemäß der einige der Gräben (14, 15, 16) freigelegt sind und mindestens einer der Gräben (14, 15, 16) von der Maskenanordnung (30) bedeckt ist;- Aussetzen (24) des Halbleiterkörpers (10) und der Maskenanordnung (30) einem Schritt zum Bereitstellen eines Dotierungsmaterials, wodurch, unter Böden der freiliegenden Gräben (14, 15, 16), eine Vielzahl von Dotierungsgebieten (1059) von einem zweiten Leitfähigkeitstyp, der zu dem ersten Leitfähigkeitstyp komplementär ist, erzeugt wird;- Entfernen (26) der Maskenanordnung (30); - Aussetzen (28) des Halbleiterkörpers (10) einem Temperaturausheilschritt, wodurch bewirkt wird, dass sich die Vielzahl von Dotierungsgebieten (1059) parallel zu der ersten lateralen Richtung (X) derart erstreckt, dass die Dotierungsgebiete (1059) miteinander überlappen und ein Barrierengebiet (105) von dem zweiten Leitfähigkeitstyp benachbart den Böden der freiliegenden Gräben (14, 15, 16) bilden; wobei das Verfahren (2) weiter umfasst:- Bilden der Gräben (14, 15, 16) als:- mindestens einen Steuergraben (14), der eine Steuerelektrode (141) aufweist; und- mindestens einen Dummy-Graben (15), der eine Dummy-Elektrode (151) aufweist;- Bilden, in dem Halbleiterkörper (10) und zwischen den Gräben (14, 15, 16)- mindestens einer aktiven Mesa (18), die benachbart dem mindestens einen Steuergraben (14) angeordnet ist, wobei die Steuerelektrode (141) ausgelegt ist, ein Steuersignal zu empfangen und einen Laststrom in der aktiven Mesa (18) zu steuern; und- mindestens einer inaktiven Mesa (19), die benachbart dem mindestens einen Dummy-Graben (15) angeordnet ist; wobei das Barrierengebiet (105) derart erzeugt wird, dass es lateral mit der mindestens einen inaktiven Mesa (19) überlappt.

    Halbleiter-Metall-Übergang
    76.
    发明专利

    公开(公告)号:DE102014223315B4

    公开(公告)日:2019-07-11

    申请号:DE102014223315

    申请日:2014-11-14

    Abstract: Halbleiterbauelement (1), umfassend eine Diffusionsbarrierenschicht (11), eine erste Halbleiterregion (12) mit ersten Ladungsträgern eines ersten Leitfähigkeitstyps und eine eine Driftregion ausbildende zweite Halbleiterregion (13) mit zweiten Ladungsträgern; wobei die erste Halbleiterregion (12) beinhaltet:- eine Übergangsregion (123), die in Kontakt steht mit der zweiten Halbleiterregion (13), wobei die Übergangsregion (123) eine erste Konzentration der ersten Ladungsträger aufweist;- eine Kontaktregion (121), die in Kontakt steht mit der Diffusionsbarrierenschicht (11), wobei die Kontaktregion (121) eine zweite Konzentration der ersten Ladungsträger aufweist, die größer ist als die erste Konzentration;- eine Schädigungsregion (122), die zwischen der Kontaktregion (121) und der Übergangsregion (123) angeordnet ist, wobei die Schädigungsregion (122) ausgebildet ist zum Reduzieren der Lebensdauer und/oder der Beweglichkeit der ersten Ladungsträger der Schädigungsregion (122) im Vergleich zu der Lebensdauer und/oder der Beweglichkeit der ersten Ladungsträger der Kontaktregion (121) und der Übergangsregion (123), und wobei sich die Schädigungsregion (122) entlang einer Richtung eines Flusses eines von dem Halbleiterbauelement (1) geführten Laststroms tiefer in die erste Halbleiterregion (12) erstreckt als die Kontaktregion (121), und wobei sich die Übergangsregion (123) tiefer in die erste Halbleiterregion (12) erstreckt als die Schädigungsregion (122).

    Verfahren zum Bearbeiten eines Wafers

    公开(公告)号:DE102014114517B4

    公开(公告)日:2017-12-21

    申请号:DE102014114517

    申请日:2014-10-07

    Abstract: Verfahren zum Verarbeiten eines Wafers (102), wobei das Verfahren Folgendes aufweist: Entfernen von Wafermaterial von einem Innenabschnitt des Wafers (102), um eine Struktur an einem Randbereich des Wafers (102) auszubilden um den Innenabschnitt (206) des Wafers (102) mindestens teilweise zu umgeben; Drucken von Material (508) in den Innenabschnitt (206) des Wafers (102) unter Verwendung der Struktur als eine Druckmaske, wobei die Struktur die Dicke einer gedruckten Schicht bestimmt; Entfernen der Struktur nach dem Drucken des Druckmaterials (508) in den Innenabschnitt (206) des Wafers (102); und Vereinzeln des Wafers (102), um einen oder mehrere vereinzelte, mit dem Druckmaterial beschichtete Chips zu erhalten.

    Halbleiter-Metall-Übergang
    80.
    发明专利

    公开(公告)号:DE102014223315A1

    公开(公告)日:2016-05-19

    申请号:DE102014223315

    申请日:2014-11-14

    Abstract: Ein Halbleiterbauelement (1) wird vorgeschlagen. Das Halbleiterbauelement umfasst eine Diffusionsbarrierenschicht (11), eine erste Halbleiterregion (12) mit ersten Ladungsträgern eines ersten Leitfähigkeitstyps und eine zweite Halbleiterregion (13) mit zweiten Ladungsträgern. Die erste Halbleiterregion (12) beinhaltet eine Übergangsregion (123), die in Kontakt steht mit der zweiten Halbleiterregion (13), wobei die Übergangsregion (123) eine erste Konzentration der ersten Ladungsträger aufweist; eine Kontaktregion (121), die in Kontakt steht mit der Diffusionsbarrierenschicht (11), wobei die Kontaktregion (121) eine zweite Konzentration der ersten Ladungsträger aufweist, die größer ist als die erste Konzentration; eine Schädigungsregion (122), die zwischen der Kontaktregion (121) und der Übergangsregion (123) angeordnet ist, wobei die Schädigungsregion (122) ausgebildet ist zum Reduzieren der Lebensdauer und/oder der Beweglichkeit der ersten Ladungsträger der Schädigungsregion (122) im Vergleich zu der Lebensdauer und/oder der Beweglichkeit der ersten Ladungsträger der Kontaktregion (121) und der Übergangsregion (123).

Patent Agency Ranking