-
公开(公告)号：DE102012104948B4
公开(公告)日：2025-02-20
申请号：DE102012104948
申请日：2012-06-07
Applicant: INFINEON TECHNOLOGIES AG
Inventor： BEHRENS THOMAS , EICHINGER OLIVER , HEINRICH ALEXANDER , LIM FONG , MENGEL MANFRED , NAPETSCHNIG EVELYN , ORSO STEFFEN , RIEDL EDMUND
Abstract: Lotlegierung aufweisend:Zink, Aluminium, Magnesium und Gallium, wobei das Aluminium bezogen auf das Gewicht 8% bis 20% der Legierung ausmacht, das Magnesium bezogen auf das Gewicht 0,5% bis 20% der Legierung ausmacht und das Gallium bezogen auf das Gewicht 0,5% bis 20% der Legierung ausmacht und wobei der Rest der Legierung Zink aufweist.
-
公开(公告)号：DE102018123924A1
公开(公告)日：2020-04-02
申请号：DE102018123924
申请日：2018-09-27
Applicant: INFINEON TECHNOLOGIES AG
Inventor： BEHRENS THOMAS , HEINRICH ALEXANDER , WILLE CATHARINA , YEONG CHRISTINA , WEIDGANS BERNHARD , NAPETSCHNIG EVELYN
IPC: H01L21/60 , H01L23/488
Abstract: Die Halbleitervorrichtung (10; 20) umfasst einen Halbleiterdie, der eine erste Oberfläche und eine der ersten Oberfläche gegenüberliegende zweite Oberfläche, eine erste Metallisierungsschicht, die auf der ersten Oberfläche des Halbleiterdie angeordnet ist, eine erste Lotschicht, die auf der ersten Metallisierungsschicht angeordnet ist, wobei die erste Lotschicht eine Verbindung Sn/Sb enthält, und ein erstes Kontaktelement, das einen Grundkörper auf Cu-Basis und eine auf Ni-Basis angeordnete Schicht auf einer Hauptoberfläche des Grundkörpers auf Cu-Basis umfasst, wobei das erste Kontaktelement mit der Ni-basierten Schicht mit der ersten Lotschicht verbunden ist.
-
公开(公告)号：DE102016117826A1
公开(公告)日：2018-03-22
申请号：DE102016117826
申请日：2016-09-21
Applicant: INFINEON TECHNOLOGIES AG
Inventor： FRANK PAUL , SEIFERT JOACHIM , SCHMIDT TOBIAS , GRAETZ ERIC , ADEMA GRETCHEN , NAPETSCHNIG EVELYN , EHMANN MICHAEL , ROBL WERNER , BERTAUD THOMAS , KARLOVSKY KAMIL , WOEHLERT STEFAN , WAGNER FRANK ERIC
Abstract: Es werden eine elektronische Vorrichtung, ein die elektronische Vorrichtung umfassendes Elektronikmodul und Verfahren zur Herstellung dieser gezeigt. Die elektronische Vorrichtung umfasst ein Halbleitersubstrat und einen auf dem Halbleitersubstrat angeordneten Metallstapel, wobei der Metallstapel eine erste Schicht umfasst, wobei die erste Schicht NiSi umfasst.
-
公开(公告)号：DE102015107041A1
公开(公告)日：2015-11-12
申请号：DE102015107041
申请日：2015-05-06
Applicant: INFINEON TECHNOLOGIES AG
Inventor： FAISS SIMON , HENNECK STEPHAN , NAPETSCHNIG EVELYN , NIKITIN IVAN , PEDONE DANIEL , WEIDGANS BERNHARD
IPC: H01L21/283 , H01L21/60 , H01L23/482
Abstract: Ein Verfahren (200) zum Bearbeiten eines Halbleiterbauelements gemäß verschiedenen Ausführungsformen kann aufweisen: Abscheiden einer ersten Metallisierungsschicht über einem Halbleiterwerkstück (202); Strukturieren der ersten Metallisierungsschicht (204); und Abscheiden einer zweiten Metallisierungsschicht über der strukturierten ersten Metallisierungsschicht, wobei das Abscheiden der zweiten Metallisierungsschicht einen stromlosen Abscheidungsprozess aufweist, der ein Eintauchen der strukturierten ersten Metallisierungsschicht in einen Metallelektrolyt aufweist (206).
-
公开(公告)号：DE102013106994A1
公开(公告)日：2014-01-09
申请号：DE102013106994
申请日：2013-07-03
Applicant: INFINEON TECHNOLOGIES AG
Inventor： MAYER KARL , NAPETSCHNIG EVELYN , PINCZOLITS MICHAEL , STERNAD MICHAEL , ROESNER MICHAEL
IPC: H01L21/301 , H01L21/3205 , H01L21/50 , H01L23/043
Abstract: Ein System und Verfahren zur Herstellung eines gehäusten Bauteils wird offenbart. Eine Ausführungsform umfasst das Formen einer Mehrzahl von Bauteilen auf einem Träger, wobei die Mehrzahl von Bauteilen voneinander mittels Kerbgebieten auf einer Vorderseite des Trägers beabstandet ist, und das Formen eines Metallmusters auf einer Rückseite des Trägers, wobei das Metallmuster die Rückseite des Trägers mit der Ausnahme von den Kerbgebieten entsprechenden Gebieten überdeckt. Das Verfahren umfasst weiter das Erstellen des Bauteils, indem es vom Träger getrennt wird.
-
Patent Agency Ranking
公开(公告)号：DE102011050934A1
公开(公告)日：2012-03-08
申请号：DE102011050934
申请日：2011-06-08
Applicant: INFINEON TECHNOLOGIES AG
Inventor： HARRISON MARK , NAPETSCHNIG EVELYN , STUECKLER FRANZ
IPC: H01L21/283 , H01L21/3065 , H01L21/768 , H01L29/40
Abstract: Ein Halbleiterbauelement enthält ein Werkstück (200) mit einer unteren Oberfläche (202) gegenüber der oberen Oberfläche (203). Metallisierungsschichten werden über der oberen Oberfläche (203) abgeschieden, und eine Schutzschicht wird über den Metallisierungsschichten abgeschieden. Das Halbleiterbauelement enthält weiterhin eine auf der unteren Oberfläche (202) abgeschiedene Metallsilizidschicht (405). Die Metallsilizidschicht (405) besitzt eine Dicke von unter etwa fünf Atomlagen. Eine Metallschicht (400) wird derart über der Metallsilizidschicht (405) abgeschieden, dass ein Metall der ersten Metallschicht (400) das Gleiche ist wie ein Metall der Metallsilizidschicht (405).
-
公开(公告)号：DE102014115775B4
公开(公告)日：2021-05-06
申请号：DE102014115775
申请日：2014-10-30
Applicant: INFINEON TECHNOLOGIES AG
Inventor： FASTNER ULRIKE , FISCHER THOMAS , HEINRICH ALEXANDER , NAPETSCHNIG EVELYN
Abstract: Verfahren zum Ausbilden eines Halbleiterbauelements (1), wobei das Verfahren aufweist:Ausbilden einer Kontaktschicht (55), die eine oder mehrere Metallschichten aufweist, über einer ersten Hauptoberfläche (12) eines Substrats (10), wobei das Substrat (10) durch Schneidbereiche (121), in denen freiliegende Oberflächen ausgebildet sind, getrennte Bauelementbereiche (23) aufweist, wobei die Kontaktschicht (55) in dem Schneidbereich (121) und den Bauelementbereichen (23) angeordnet ist;Ausbilden einer strukturierten Lötschicht (70) über den Bauelementbereichen (23), wobei die Kontaktschicht (55) nach dem Ausbilden der strukturierten Lötschicht (70) in dem Schneidbereich (121) frei liegt, wobei die strukturierte Lötschicht (70) dicker ist als das Substrat (10); undSchneiden durch die Kontaktschicht (55) und das Substrat (10) in den Schneidbereichen (121).
-
公开(公告)号：DE102019125447A1
公开(公告)日：2021-03-25
申请号：DE102019125447
申请日：2019-09-20
Applicant: INFINEON TECHNOLOGIES AG
Inventor： PFAHL GERT , NAPETSCHNIG EVELYN , BOLOWSKI DANIEL , SCHULZE HOLGER , KREUZ MICHAEL , WOEHLERT STEFAN , BROLL MARIAN SEBASTIAN
Abstract: Ein Halbleitersubstrat (100) weist ein Bondpad (110) auf. Das Bondpad (110) umfasst eine Schicht aus einer Aluminiumlegierung mit einer chemischen Zusammensetzung, die ein Hauptlegierungselement umfasst, das aus Zn, Mg, Cu, Si und Sc ausgewählt ist. Wenn das Hauptlegierungselement Cu ist, umfasst die chemische Zusammensetzung ferner mindestens ein Element, das aus Ti, Mg, Ag und Zr ausgewählt ist.
-
公开(公告)号：DE102017113153A1
公开(公告)日：2018-12-20
申请号：DE102017113153
申请日：2017-06-14
Applicant: INFINEON TECHNOLOGIES AG
Inventor： MENGEL MANFRED , NAPETSCHNIG EVELYN , TEICHMANN KATHARINA , WILLE CATHARINA
IPC: H01L23/482 , H01L21/58 , H01L21/60
Abstract: Eine elektronische Komponente (100) weist einen elektronischen Chip (102) und ein sinterbares Verbindungsmaterial (104), das einem Trocknungsvorgang unterzogen wurde und das auf oder über zumindest einem Teil einer Hauptoberfläche (106) des elektronischen Chips (102) freiliegt, auf.
-
公开(公告)号：DE102014115775A1
公开(公告)日：2015-05-07
申请号：DE102014115775
申请日：2014-10-30
Applicant: INFINEON TECHNOLOGIES AG
Inventor： FASTNER ULRIKE , FISCHER THOMAS , HEINRICH ALEXANDER , NAPETSCHNIG EVELYN
Abstract: Gemäß einer Ausführungsform der vorliegenden Erfindung beinhaltet ein Verfahren zum Ausbilden eines Halbleiterelements (1) ein Ausbilden einer Kontaktschicht (55) über einer ersten Hauptoberfläche (12) eines Substrats (10). Das Substrat (10) weist durch Kerf-Bereiche (121) getrennte Bauelementbereiche (23) auf. Die Kontaktschicht (55) ist in dem Kerf-Bereich (121) und den Bauelementbereichen (23) angeordnet. Eine strukturierte Lötschicht (70) ist über den Bauelementbereichen (23) ausgebildet. Die Kontaktschicht (55) liegt nach dem Ausbilden der strukturierten Lötschicht (70) in dem Kerf-Bereich (121) frei. Die Kontaktschicht (55) und das Substrat (10) in dem Kerf-Bereich (121) werden geschnitten.
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.025 seconds)
