公开(公告)号：DE102019109200A1

公开(公告)日：2020-10-08

申请号：DE102019109200

申请日：2019-04-08

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HARTNER WALTER ,  WÄCHTER CLAUS VON ,  HEBLER BIRGIT ,  ARCIONI FRANCESCA ,  WOJNOWSKI MACIEJ ,  NIESSNER MARTIN RICHARD

IPC: H01L23/66 ,  H01L23/48 ,  H01L25/18 ,  H01P5/02

Abstract: Eine Halbleitervorrichtung umfasst einen Halbleiterchip mit einer Hochfrequenzschaltung und einem Hochfrequenzanschluss, einen externen Hochfrequenzanschluss, und eine zwischen dem Hochfrequenzanschluss des Halbleiterchips und dem externen Hochfrequenzanschluss angeordnete nicht-galvanische Verbindung, wobei die nicht-galvanische Verbindung dazu ausgelegt ist, ein Hochfrequenzsignal zu übertragen.

公开(公告)号：DE102014119049A1

公开(公告)日：2015-06-25

申请号：DE102014119049

申请日：2014-12-18

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BOECK JOSEF ,  HARTNER WALTER ,  LACHNER RUDOLF ,  WOJNOWSKI MARCIEJ

IPC: G01S7/03 ,  G01S13/06 ,  G01S13/93 ,  G08C17/02 ,  H04B1/00 ,  H04B5/00 ,  H04B7/00

Abstract: Ein Drahtloskommunikationssystem umfasst ein erstes Halbleitermodul und ein zweites Halbeitermodul. Das erste Halbleitermodul umfasst einen Halbleiterchip, der mit einer Antennenstruktur verbunden ist. Der Halbleiterchip des ersten Halbleitermoduls und die Antennenstruktur des ersten Halbleitermoduls sind innerhalb eines gemeinsamen Gehäuses angeordnet. Der Halbleiterchip des ersten Halbleitermoduls umfasst ein Sendermodul, das ausgebildet ist, das Drahtloskommunikationssignal durch eine Antennenstruktur des ersten Halbleitermoduls zu übertragen. Das zweite Halbleitermodul umfasst einen Halbleiterchip, der mit einer Antennenstruktur verbunden ist. Der Halbleiterchip des zweiten Halbleitermoduls umfasst ein Empfängermodul, das ausgebildet ist, um das Drahtloskommunikationssignal durch die Antennenstruktur des zweiten Halbleitermoduls von dem ersten Halbleitermodul zu empfangen.

公开(公告)号：DE102014105845A1

公开(公告)日：2014-10-30

申请号：DE102014105845

申请日：2014-04-25

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SELER ERNST ,  WOJNOWSKI MACIEJ ,  HARTNER WALTER

IPC: H01P5/00 ,  H01L23/02 ,  H01L23/28 ,  H01L23/48 ,  H01L23/50

Abstract: Ein integriertes Schaltungsmodul umfasst eine Gehäuse-Vergussmasseschicht, eine Hochfrequenz(HF)-integrierte Schaltung, die innerhalb der Gehäuse-Vergussmasseschicht eingebettet ist und einen HF-Anschluss aufweist, eine Wellenleiter-Übergangsstruktur, die innerhalb der Gehäuse-Vergussmasseschicht eingebettet ist, und eine Umverteilungsschicht. Die Wellenleiter-Übergangsstruktur umfasst einen Übertragungsleitungs-Grenzschichtabschnitt, einen Wellenleiter-Grenzschichtabschnitt, der ausgelegt ist, mit einem rechteckigen Wellenleitergehäuse gekoppelt zu werden, und einen Transformatorabschnitt, der ausgelegt ist, einen Modenübergang zwischen dem Übertragungsleitungs-Grenzschichtabschnitt und dem Wellenleiter-Grenzschichtabschnitt vorzusehen. Die Umverteilungsschicht umfasst wenigstens eine Isolierschicht und wenigstens eine Metallisierungsschicht, die sich zwischen der HF-integrierten-Schaltung und der Wellenleiter-Übergangsstruktur quer über eine Fläche der Gehäuse-Vergussmasseschicht erstrecken. Die erste Umverteilungsschicht umfasst eine HF-Übertragungsleitung, die zwischen den HF-Anschluss der HF-integrierten Schaltung und den Übertragungsleitungs-Grenzschichtabschnitt der Wellenleiter-Übergangsstruktur leitfähig geschaltet ist.

公开(公告)号：DE102013108075A1

公开(公告)日：2014-02-06

申请号：DE102013108075

申请日：2013-07-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BAUER MICHAEL ,  GEITNER OTTMAR ,  HARTNER WALTER ,  STUECKJUERGEN ANDREAS ,  WACHTER ULRICH ,  WOJNOWSKI MACIEJ

IPC: H01L23/498 ,  H01L21/50 ,  H01L21/58 ,  H01L21/60 ,  H01L23/28 ,  H01L25/16

Abstract: Es wird ein Chip-Gehäuse (110) bereitgestellt, das Folgendes aufweist: einen Chip (102) mit zumindest einem Kontaktpad (104), das auf einer Chip-Vorderseite (106) gebildet ist; ein Vergussmaterial (108), das den Chip (102) zumindest teilweise umgibt und das zumindest eine Kontaktpad (104) bedeckt; und zumindest eine, durch das Vergussmaterial (108) gebildete elektrische Verbindung (112), wobei die zumindest eine elektrische Verbindung (112) eingerichtet ist, das zumindest eine Kontaktpad (104) von einer ersten Seite (114) des Chip-Gehäuses (110) auf der Chip-Vorderseite (106) zu zumindest einer, über einer zweiten Seite (118) des Chip-Gehäuses (110) auf einer Chip-Rückseite gebildeten Lötstruktur (116) elektrisch umzuleiten.

公开(公告)号：DE102006015131A1

公开(公告)日：2007-10-11

申请号：DE102006015131

申请日：2006-03-31

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SCHWETLICK WERNER ,  HARTNER WALTER ,  GOTTINGER REINHARD ,  BONART DIETRICH

IPC: H01L29/40 ,  H01L21/74

Abstract: The structure has a heavily doped buried layer (2) formed in parts of a semiconductor substrate (1). An epilayer (6) is arranged on the semiconductor substrate and the buried layer, and a sinker contact (3) passes from a surface of the epilayer layer till the buried layer. A trench isolation (4) framing the sinker contact is arranged, and electrically isolates the sinker contact from adjacent areas of the epilayer. An independent claim is also included for a method for producing a semiconductor structure.

公开(公告)号：DE10131627B4

公开(公告)日：2006-08-10

申请号：DE10131627

申请日：2001-06-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BRUCHHAUS RAINER ,  ENDERS GERHARD ,  HARTNER WALTER ,  KROENKE MATTHIAS ,  MIKOLAJICK THOMAS ,  NAGEL NICOLAS ,  ROEHNER MICHAEL

IPC: H01L21/8239 ,  H01L21/02 ,  H01L21/8246 ,  H01L27/105 ,  H01L27/115 ,  H01L27/11502 ,  H01L27/11507

Abstract: Capacitor devices are formed in an essentially vertically extending fashion in order to achieve an essentially three-dimensional configuration or a configuration extending into the third dimension. A contacting of plug regions is performed after producing the capacitor devices. Such capacitor devices provide an increased integration density in a semiconductor memory device.

公开(公告)号：DE19935131B4

公开(公告)日：2006-01-26

申请号：DE19935131

申请日：1999-07-27

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BERGMANN RENATE ,  DEHM CHRISTINE ,  HASLER BARBARA ,  SCHELER ULRICH ,  SCHINDLER GUENTHER ,  WEINRICH VOLKER ,  HARTNER WALTER

IPC: H01L21/02 ,  H01L21/302 ,  H01L21/311 ,  H01L21/3213 ,  H01L21/8239 ,  H01L27/08

公开(公告)号：DE19639899B4

公开(公告)日：2005-07-07

申请号：DE19639899

申请日：1996-09-27

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ESPEJO-MAZURE CARLOS ,  SCHINDLER GUENTHER ,  HARTNER WALTER

IPC: H01L21/8242 ,  H01L27/108

Abstract: The invention concerns a storage arrangement (1) which consists of identical storage cells and comprises storage capacitors which are disposed above the selection transistors and whose first electrodes (14) are strip-shaped and disposed perpendicularly on a first main surface (2). The surfaces of the first electrodes (14) and hence the capacitor surfaces can be varied, for example, by varying the heights of the first electrodes (14) or, when the cell surfaces (5) are sensibly arranged, by overlapping cell surfaces (5) adjacent the first electrodes (14).

公开(公告)号：DE59709521D1

公开(公告)日：2003-04-17

申请号：DE59709521

申请日：1997-09-05

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SCHINDLER GUENTHER ,  HARTNER WALTER ,  MAZURE-ESPEJO CARLOS

IPC: H01L21/8242 ,  H01L27/108

Abstract: A method for producing a memory configuration that comprises a multiplicity of memory cells, and has storage capacitors whose first electrodes are configured in plate form in a parallel manner one above the other. These electrodes are in electrical contact with selection transistors of the memory cell through contact plugs having different lengths. The first electrodes preferably extend beyond the cell area of one memory cell.

公开(公告)号：DE10105673C2

公开(公告)日：2003-04-17

申请号：DE10105673

申请日：2001-02-08

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KASKO IGOR ,  HARTNER WALTER ,  KROENKE MATTHIAS ,  MIKOLAJICK THOMAS

IPC: H01L21/02 ,  H01L21/314 ,  H01L21/8239