-
公开(公告)号:CN1949500B
公开(公告)日:2012-02-08
申请号:CN200610132164.5
申请日:2006-10-12
CPC classification number: H01L25/0657 , H01L21/6835 , H01L23/49811 , H01L23/49816 , H01L23/49838 , H01L24/45 , H01L24/48 , H01L24/73 , H01L2221/68345 , H01L2224/16225 , H01L2224/32225 , H01L2224/45144 , H01L2224/48091 , H01L2224/48227 , H01L2224/73204 , H01L2224/73265 , H01L2225/0651 , H01L2225/06517 , H01L2225/06541 , H01L2225/06572 , H01L2225/06586 , H01L2924/00014 , H01L2924/01019 , H01L2924/01046 , H01L2924/01057 , H01L2924/01078 , H01L2924/01079 , H01L2924/01322 , H01L2924/09701 , H01L2924/10253 , H01L2924/15311 , H01L2924/1532 , H01L2924/181 , H01L2924/19041 , H01L2924/30107 , H01L2924/3011 , H01L2924/3025 , H05K3/20 , H05K3/28 , H05K3/4007 , H05K2201/0367 , H05K2201/09881 , H05K2201/0989 , H01L2924/00 , H01L2924/00012 , H01L2224/45015 , H01L2924/207
Abstract: 一种配线板,包括:上面布置了第一电极的第一表面和上面布置了第二电极的第二表面;至少单一绝缘层和至少单一配线层;以及一个或多个安装的半导体元件,其中布置在第二表面上的第二电极嵌入绝缘层中,第二电极暴露于第二表面侧的面的相反侧表面连接到配线层,并且第二电极的侧面的全部或部分不与绝缘层接触。
-
公开(公告)号:CN101847629B
公开(公告)日:2012-01-11
申请号:CN201010122892.4
申请日:2010-02-26
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L24/06 , H01L23/5223 , H01L24/05 , H01L27/0207 , H01L28/40 , H01L2224/05093 , H01L2224/05554 , H01L2224/05624 , H01L2224/05647 , H01L2224/05666 , H01L2224/05681 , H01L2924/01005 , H01L2924/01007 , H01L2924/01013 , H01L2924/01014 , H01L2924/01019 , H01L2924/01022 , H01L2924/01023 , H01L2924/01025 , H01L2924/01027 , H01L2924/01028 , H01L2924/01029 , H01L2924/01033 , H01L2924/0104 , H01L2924/01042 , H01L2924/01044 , H01L2924/0105 , H01L2924/01057 , H01L2924/01072 , H01L2924/01073 , H01L2924/01074 , H01L2924/01075 , H01L2924/01078 , H01L2924/01327 , H01L2924/04941 , H01L2924/04953 , H01L2924/05042 , H01L2924/14 , H01L2924/15788 , H01L2924/19041 , H01L2924/30105 , H01L2924/00014 , H01L2924/00
Abstract: 本发明公开了接触焊盘下方的MIM去耦电容器和集成电路结构,该集成电路结构包括:一个或多个外部接触焊盘,在其下直接形成诸如金属绝缘体金属(MIM)电容器的去耦电容器。在一个实施例中,去耦电容器形成在第一金属化层之下,在另一实施例中,去耦电容器形成在最上面的金属层间电介质层中。去耦电容器的下极板电耦合至Vdd和Vss中的一个,而去耦电容器的上极板电耦合至另一个。去耦电容器可包括形成在外部接触焊盘下面的去耦电容器阵列,并且可以包括一个或多个虚拟去耦电容器。一个或多个虚拟去耦电容器为MIM电容器,其中,上极板和下极板中的至少一个不电耦合至外部接触焊盘。
-
公开(公告)号:CN102292835A
公开(公告)日:2011-12-21
申请号:CN201080005218.6
申请日:2010-01-20
Applicant: 日亚化学工业株式会社
CPC classification number: H01L33/641 , H01L21/187 , H01L24/17 , H01L24/29 , H01L24/32 , H01L24/81 , H01L24/83 , H01L33/62 , H01L2224/0345 , H01L2224/0401 , H01L2224/06102 , H01L2224/13099 , H01L2224/16225 , H01L2224/16227 , H01L2224/29 , H01L2224/2908 , H01L2224/29101 , H01L2224/29111 , H01L2224/2919 , H01L2224/29386 , H01L2224/32225 , H01L2224/812 , H01L2224/81801 , H01L2224/81894 , H01L2224/81907 , H01L2224/83801 , H01L2224/8383 , H01L2224/8384 , H01L2224/83907 , H01L2224/85205 , H01L2924/00013 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01012 , H01L2924/01013 , H01L2924/01019 , H01L2924/0102 , H01L2924/01022 , H01L2924/01024 , H01L2924/01025 , H01L2924/01029 , H01L2924/0103 , H01L2924/01032 , H01L2924/01033 , H01L2924/01038 , H01L2924/0104 , H01L2924/01045 , H01L2924/01047 , H01L2924/01049 , H01L2924/0105 , H01L2924/01056 , H01L2924/01057 , H01L2924/01058 , H01L2924/01063 , H01L2924/01064 , H01L2924/01074 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/01105 , H01L2924/0132 , H01L2924/01322 , H01L2924/014 , H01L2924/04941 , H01L2924/0665 , H01L2924/09701 , H01L2924/12035 , H01L2924/12036 , H01L2924/12041 , H01L2924/12042 , H01L2924/14 , H01L2924/157 , H01L2924/15787 , H01L2924/15788 , H01L2924/1579 , H01L2924/19041 , H01L2924/3025 , H01L2924/00 , H01L2924/01026 , H01L2924/3512 , H01L2924/0541 , H01L2924/00014 , H01L2224/29099 , H01L2224/29199 , H01L2224/29299 , H01L2224/2929
Abstract: 本发明目的是提供一种制造产生较低的电阻值的导电性材料的方法,该导电性材料是使用不含有粘接剂的便宜且稳定的导电性材料用的组成物而得到的。一种将对基体的表面设置的银或氧化银、与对半导体元件的表面设置的银或氧化银接合的半导体装置的制造方法,经过以下的工序制造半导体装置:在对基体的表面设置的银或氧化银之上配置对半导体元件的表面设置的银或氧化银以使两者接触的工序;对半导体元件及基体施加200℃~900℃的温度、将半导体元件与基体接合的工序。
-
公开(公告)号:CN102290391A
公开(公告)日:2011-12-21
申请号:CN201110066789.7
申请日:2011-03-18
Applicant: 株式会社东芝
IPC: H01L23/48 , H01L21/60 , H01L21/768 , H01R43/00
CPC classification number: H01L24/85 , H01L24/45 , H01L24/48 , H01L24/49 , H01L24/73 , H01L24/78 , H01L2224/32145 , H01L2224/32225 , H01L2224/45015 , H01L2224/45144 , H01L2224/48091 , H01L2224/48145 , H01L2224/48227 , H01L2224/48455 , H01L2224/48476 , H01L2224/4848 , H01L2224/48599 , H01L2224/48992 , H01L2224/48997 , H01L2224/4911 , H01L2224/49175 , H01L2224/49429 , H01L2224/73265 , H01L2224/78301 , H01L2224/85181 , H01L2224/92247 , H01L2225/06562 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/01033 , H01L2924/01057 , H01L2924/01079 , H01L2924/01082 , H01L2924/181 , H01L2924/2075 , H01L2924/20751 , H01L2924/20752 , H01L2924/20753 , Y10T29/41 , H01L2924/00 , H01L2924/00012 , H01L2224/48465 , H01L2224/85399 , H01L2224/05599
Abstract: 本发明涉及半导体器件、制造半导体器件的方法以及半导体器件的制造装置。根据一个实施例,一种半导体器件包括第一半导体元件、第一电极、球部、第二电极、以及线。所述第一电极被电连接到所述第一半导体元件。所述球部被设置在所述第一电极上。所述线连接所述球部和所述第二电极。位于所述线的与所述第二电极相反的一侧的端部处的折返部的厚度小于所述线的直径。
-
公开(公告)号:CN101517723B
公开(公告)日:2011-11-23
申请号:CN200780034873.2
申请日:2007-10-25
Applicant: 库利克和索夫工业公司
CPC classification number: H01L24/85 , B23K20/005 , B23K2101/40 , H01L24/48 , H01L24/49 , H01L2224/4809 , H01L2224/48091 , H01L2224/48227 , H01L2224/49175 , H01L2224/49176 , H01L2224/85181 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/0101 , H01L2924/01013 , H01L2924/01015 , H01L2924/01033 , H01L2924/01037 , H01L2924/01057 , H01L2924/01082 , H01L2924/01088 , H01L2224/78 , H01L2924/00 , H01L2224/45099 , H01L2224/05599
Abstract: 提供一种确定在线环形成中使用的引线的弧运动的轨迹的方法。所述弧运动位于所述轨迹的第一点(A)和第二点(B)之间。所述方法包括:(1)相对于所述第一点和所述第二点定义枢轴点;(2)确定用于产生所述轨迹的多个数据点,每个所述数据点包括作为时间函数的半径值和角度值,每个所述角度值介于(a)由所述枢轴点和所述第一点(A)定义的第一角度和(b)由所述枢轴点和所述第二点(B)定义的第二角度之间;以及(3)将所述多个数据点转换成可以由引线键合机使用的轨迹数据。
-
公开(公告)号:CN102239552A
公开(公告)日:2011-11-09
申请号:CN200980148878.7
申请日:2009-11-25
Applicant: 飞思卡尔半导体公司
IPC: H01L21/60 , H01L21/768
CPC classification number: H01L24/05 , H01L24/03 , H01L29/0649 , H01L2224/05076 , H01L2224/05558 , H01L2224/05576 , H01L2924/01006 , H01L2924/01014 , H01L2924/01015 , H01L2924/01021 , H01L2924/01027 , H01L2924/01032 , H01L2924/01033 , H01L2924/01057 , H01L2924/01082 , H01L2924/05042 , H01L2924/1306 , H01L2924/13062 , H01L2924/13091 , H01L2924/14 , H01L2924/30105 , H01L2924/30107 , H01L2924/3011 , H01L2924/00
Abstract: 期望在公共衬底(45)上具有有源器件区域(46)和接合垫(BP)区域(60)的电子元件(44、44′、44″)包括BP(35)下面的电介质区域以随着电子元件(44、44′、44″)被缩放至较高的功率和/或工作频率来减小BP(35)及其互连(41)的寄生阻抗。由纯(例如,仅氧化物)电介质区域(36′)产生的机械应力可能负面地影响性能、制造合格率、垫与器件接近度和所占用面积。这可以通过提供具有比其中它们所嵌入的电介质材料(78、78′、78″)小的热膨胀系数(TEC)和/或接近衬底(45)TEC的电隔离内含物(65、65′、65″)的复合电介质区(62、62′、62″)来避免。对于硅衬底(45)而言,多晶或非晶硅适用于内含物(65、65′、65″)和用于电介质材料(78、78′、78″)的氧化硅。内含物(65、65′、65″)优选地具有通过电介质材料(78、78′、78″)隔离并被包含在电介质材料(78、78′、78″)内的叶片状形状中。
-
公开(公告)号:CN102224583A
公开(公告)日:2011-10-19
申请号:CN200980147088.7
申请日:2009-11-25
Applicant: 洛德公司
Inventor: 鲁赛尔·A·斯特普尔顿
CPC classification number: H01L23/296 , H01L21/563 , H01L24/29 , H01L2224/73203 , H01L2924/01029 , H01L2924/01057 , H01L2924/01322 , H01L2924/10253 , H01L2924/12042 , H01L2924/14 , H01L2924/181 , H01L2924/351 , H01L2924/00
Abstract: 在本发明的第一方面中,提供了一种制造倒装芯片封装体的方法,其包括以下步骤:a)提供在其有源表面上具有导电性焊盘的芯片;b)采用保护剂组合物涂覆所述芯片的至少一部分,所述保护剂组合物包含:含有热固性环氧树脂的可聚合组分、至少50重量%的热膨胀系数低于10ppm/℃的基本上透明的填料、光引发剂、以及溶剂载体,其中所述保护剂组合物的触变指数低于1.5;c)掩盖涂覆后的所述芯片以掩盖其中需要产生穿过所述保护剂的导通孔的区域;d)将掩盖后的所述芯片暴露在光源下,该光源足以使未掩盖区域中的所述保护剂组合物部分地交联;e)去除所述保护剂组合物的未固化的部分,从而产生导通孔,该导通孔穿过所述保护剂组合物而抵达位于所述芯片的表面上的所述导电性焊盘;f)通过所述导通孔向所述芯片施加导电材料,其中,所述导电材料突出于所述保护剂组合物的表面;以及g)加热所述芯片至足以使所述导电材料回流并使所述保护剂组合物热固化的温度。
-
公开(公告)号:CN1823561B
公开(公告)日:2011-09-07
申请号:CN200480020214.X
申请日:2004-07-12
Applicant: 麦斯韦尔技术股份有限公司
Inventor: 珍妮特·帕特森
IPC: H01L23/552 , H01L23/34 , H05K9/00
CPC classification number: H01L23/552 , H01L23/10 , H01L23/36 , H01L23/3677 , H01L23/556 , H01L24/48 , H01L25/0655 , H01L25/105 , H01L2224/32188 , H01L2224/48091 , H01L2224/48227 , H01L2225/1058 , H01L2225/1094 , H01L2924/00014 , H01L2924/01057 , H01L2924/01077 , H01L2924/01078 , H01L2924/01079 , H01L2924/14 , H01L2924/16195 , H01L2924/1627 , H01L2924/19107 , H01L2924/3011 , H01L2924/3025 , H01L2924/3511 , Y10T29/49128 , Y10T29/4913 , Y10T29/49142 , Y10T29/49144 , Y10T29/49149 , H01L2924/00 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
Abstract: 辐射屏蔽集成电路器件,包括多个封装层(804、806)、与所述多个封装层结合的辐射屏蔽盖(802)或基底(808),其中电路芯片(816、818)被屏蔽以免接收超出所述电路芯片的总耐受剂量的辐射量。
-
公开(公告)号:CN102131883A
公开(公告)日:2011-07-20
申请号:CN200980132765.8
申请日:2009-07-30
Applicant: 日立化成工业株式会社
IPC: C09J201/00 , C09J7/02 , C09J7/00 , C09J11/06 , C09J163/00 , C09J179/08 , G03F7/004 , G03F7/037 , H01L21/52 , C09J4/00
CPC classification number: C08G73/1042 , C08G73/1046 , C08G73/106 , C08G73/1082 , C08L63/00 , C08L79/08 , C08L2666/02 , C08L2666/22 , C09J7/20 , C09J7/22 , C09J7/38 , C09J9/00 , C09J163/00 , C09J179/08 , C09J2203/326 , C09J2205/31 , C09J2433/00 , C09J2463/00 , C09J2479/00 , C09J2479/08 , G03F7/0387 , G03F7/0388 , H01L24/27 , H01L24/29 , H01L24/48 , H01L24/73 , H01L24/83 , H01L25/0657 , H01L2224/05554 , H01L2224/274 , H01L2224/29 , H01L2224/29101 , H01L2224/2919 , H01L2224/29298 , H01L2224/32145 , H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2224/73265 , H01L2224/83101 , H01L2224/83191 , H01L2224/83855 , H01L2224/92247 , H01L2924/00013 , H01L2924/00014 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01012 , H01L2924/01013 , H01L2924/01015 , H01L2924/01019 , H01L2924/0102 , H01L2924/01023 , H01L2924/01027 , H01L2924/01029 , H01L2924/01033 , H01L2924/0104 , H01L2924/01044 , H01L2924/01046 , H01L2924/01047 , H01L2924/0105 , H01L2924/01051 , H01L2924/01057 , H01L2924/01075 , H01L2924/01077 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/01084 , H01L2924/014 , H01L2924/04953 , H01L2924/0665 , H01L2924/07802 , H01L2924/09701 , H01L2924/10253 , H01L2924/12041 , H01L2924/15311 , H01L2924/15788 , H01L2924/16235 , H01L2924/181 , H01L2924/351 , Y10T428/24479 , Y10T428/2809 , Y10T428/31504 , H01L2924/07025 , H01L2924/0635 , H01L2924/00 , H01L2924/00012 , H01L2924/3512 , H01L2224/29099 , H01L2224/29199 , H01L2224/29299 , H01L2224/2929 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
Abstract: 一种感光性粘接剂组合物,在图形形成后,在20℃~200℃下的最低熔融温度为30000Pa·s以下。
-
公开(公告)号:CN101536183B
公开(公告)日:2011-07-06
申请号:CN200680043561.3
申请日:2006-09-20
Applicant: 德州仪器公司
Inventor: 唐纳德·C·阿博特
IPC: H01L23/48
CPC classification number: H01L23/49582 , H01L23/3107 , H01L24/45 , H01L24/48 , H01L24/73 , H01L24/97 , H01L2224/32245 , H01L2224/45144 , H01L2224/48091 , H01L2224/48247 , H01L2224/48465 , H01L2224/48644 , H01L2224/48664 , H01L2224/73265 , H01L2224/85444 , H01L2224/85464 , H01L2224/97 , H01L2924/01006 , H01L2924/01013 , H01L2924/01014 , H01L2924/01015 , H01L2924/01027 , H01L2924/01028 , H01L2924/01029 , H01L2924/01032 , H01L2924/01033 , H01L2924/01046 , H01L2924/0105 , H01L2924/01057 , H01L2924/01075 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/01322 , H01L2924/10329 , H01L2924/14 , H01L2924/181 , Y10T29/49121 , Y10T29/49124 , Y10T29/49224 , H01L2924/00014 , H01L2224/85 , H01L2224/83 , H01L2924/00012 , H01L2924/00
Abstract: 本发明提供一种具有引线框的半导体装置,所述引线框具有由基底金属(105)制成的结构,其中所述结构由芯片安装垫(402)和多个引线区段(403)组成。覆盖所述基底金属的依次是:镍层(301),其位于所述基底金属上;以及连续的贵金属层,其由位于所述镍层上的金层(201)和位于所述金层上的最外钯层(202)组成。半导体芯片(410)附接到所述芯片安装垫,且导电连接(412)从所述芯片跨接到所述引线区段。聚合包封化合物(420)覆盖所述芯片、所述连接和所述引线区段的部分。在具有直侧边的QFN装置中,所述化合物形成与未经包封的引线框表面上的最外钯层共面的表面(421)。
-
-
-
-
-
-
-
-
-