中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

157 records (took 0.024 seconds)

    32.
    发明专利
    未知

    公开(公告)号：DE10329143B4

    公开(公告)日：2005-09-01

    申请号：DE10329143

    申请日：2003-06-27

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： KERLER RUDOLF ,  EURSKENS WOLFRAM ,  PAPE HEINZ ,  STROBEL PETER ,  STOECKL STEPHAN ,  BAUER MICHAEL

    IPC: H05K1/00 ,  H05K1/18 ,  H05K3/10 ,  H05K3/46 ,  H05K7/02 ,  B23K26/00

    Abstract: Electronic module (25) has a number of components (1-6) mounted on a wiring block (9). The wiring block has a number of outer sides (11-14) and contains internal connection leads (15) that connect external contact surfaces (10) on the outer sides of the block with each other. The contact surfaces connect to the contacts (7) of the components mounted on the block, : Independent claims are also included for the following:- (a) a device for manufacturing an electronic module and; (b) a method for manufacturing an electronic module in which a wiring block is produced by plastic injection molding and then contancts and components added to the raw plastic block.

    33.
    发明专利
    未知

    公开(公告)号：DE10209922A1

    公开(公告)日：2003-10-02

    申请号：DE10209922

    申请日：2002-03-07

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： BAUER MICHAEL ,  EURSKENS WOLFRAM ,  GRUENDLER GEROLD ,  KERLER RUDOLF ,  PAPE HEINZ ,  STROBEL PETER

    IPC: H01L25/065 ,  H01L25/16 ,  H01L25/07 ,  H01L21/283

    Abstract: The invention relates to an electronic module having electronic components, which are arranged in vertically staggered component layers, which are electrically conductively connected to one another via regions, which are uncovered within the respective component layers, of contact bumps or of bonding connections and via interconnects, which are arranged between the component layers and are connected to the uncovered regions. Moreover, the invention relates to a process for producing the electronic module, either in a panel or as individual components.

    Verfahren zur Handhabung eines Produktsubstrats und ein verklebtes Substratsystem
    34.
    发明专利
    Verfahren zur Handhabung eines Produktsubstrats und ein verklebtes Substratsystem 未知

    公开(公告)号：DE102015100863B4

    公开(公告)日：2022-03-03

    申请号：DE102015100863

    申请日：2015-01-21

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： WÄCHTER CLAUS VON ,  PORWOL DANIEL ,  DÖPKE HOLGER ,  MEYER-BERG GEORG ,  MAIER DOMINIC ,  SCHMIDT TOBIAS ,  BAUER MICHAEL

    IPC: H01L21/683 ,  B32B37/26 ,  H01L21/301 ,  H01L21/58 ,  H01L21/78

    Abstract: Verfahren zur Handhabung eines Produktsubstrats (100), wobei das Verfahren umfasst:Verkleben eines Trägers (104) mit dem Produktsubstrat (100) durch- Aufbringen einer Schicht aus einem permanenten Klebstoff (106) auf eine Oberfläche des Trägers (104);- Bereitstellen einer strukturierten Zwischenschicht (108);- Verkleben des Trägers (104) mit dem Produktsubstrat (100) unter Verwendung des aufgebrachten permanenten Klebstoffs (106), wodurch die strukturierte Zwischenschicht (108) zwischen dem Produktsubstrat (100) und dem Träger (104) angeordnet ist, wobei eine Oberfläche der strukturierten Zwischenschicht (108) und eine Oberfläche des permanenten Klebstoffs (106) in direktem Kontakt mit einer Oberfläche des Produktsubstrats (100) sind, und wobei die strukturierte Zwischenschicht (108) die Haftfestigkeit zwischen dem Produktsubstrat (100) und dem Träger (104) verringert, und wobei das Produktsubstrat (100) entlang Sägelinien (112) geschnitten wird, und die Zwischenschicht (108) strukturiert ist, um mit dem Produktsubstrat (100) im Wesentlichen nur abseits der Sägelinien in Kontakt zu sein.

    Chip-Gehäuse
    35.
    发明专利
    Chip-Gehäuse 未知

    公开(公告)号：DE102013108075B4

    公开(公告)日：2021-01-28

    申请号：DE102013108075

    申请日：2013-07-29

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： BAUER MICHAEL ,  GEITNER OTTMAR ,  HARTNER WALTER ,  STÜCKJÜRGEN ANDREAS ,  WACHTER ULRICH ,  WOJNOWSKI MACIEJ

    IPC: H01L23/498 ,  H01L21/50 ,  H01L21/58 ,  H01L21/60 ,  H01L23/28 ,  H01L25/16

    Abstract: Chip-Gehäuse (210), aufweisend:einen Chip (102), der zumindest ein auf einer Chip-Vorderseite (106) gebildetes Kontaktpad (104) aufweist,wobei der Chip (102) eine Chip-Rückseiten-Metallisierungsschicht (238) auf einer Chip-Rückseite (122) aufweist;ein Vergussmaterial (108), das den Chip (102) zumindest teilweise umgibt und das zumindest eine Kontaktpad (104) bedeckt; undzumindest eine durch das Vergussmaterial (108) hindurch gebildete elektrische Verbindung (112),wobei die zumindest eine elektrische Verbindung (112) eingerichtet ist, das zumindest eine Kontaktpad (104) von einer ersten Seite (114) des Chip-Gehäuses (210) an der Chip-Vorderseite (106) zu zumindest einer, über einer zweiten Seite (118) des Chip-Gehäuses (210) gebildeten ersten Lötstruktur (116) elektrisch umzuleiten, wobei die zweite Seite des Chip-Gehäuses (210) an der Chip-Rückseite gebildet ist;ferner aufweisend zumindest zwei weitere Lötstrukturen (244) über der Chip-Rückseite (122) auf der zweiten Seite (118) des Chip-Gehäuses (210), wobei die Chip-Rückseiten-Metallisierungsschicht (238) die zumindest zwei weiteren Lötstrukturen (244) elektrisch miteinander verbindet.

    Chipgehäuse, Chipanordnungen, eine Leiterplatte und Verfahren zur Herstellung von Chipgehäusen
    38.
    发明专利
    Chipgehäuse, Chipanordnungen, eine Leiterplatte und Verfahren zur Herstellung von Chipgehäusen 未知

    公开(公告)号：DE102013106438A1

    公开(公告)日：2014-01-02

    申请号：DE102013106438

    申请日：2013-06-20

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： BAUER MICHAEL ,  HAIMERL ALFRED ,  KESSLER ANGELA ,  SCHOBER WOLFGANG

    IPC: H01L23/495 ,  H01L21/58 ,  H01L21/60

    Abstract: Es ist ein Chipgehäuse (210) vorgesehen, welches aufweist: einen Chipträger (102), einen Chip (104), der über einer Chipträgeroberseite (106) angeordnet ist und elektrisch damit verbunden ist, ein elektrisch isolierendes Material (108), das über dem Chip (104) angeordnet ist und diesen zumindest teilweise umgibt, ein oder mehrere elektrisch leitende Kontaktgebiete (112), die über dem elektrisch isolierenden Material (108) ausgebildet sind und in elektrischer Verbindung mit dem Chip (104) stehen, und ein weiteres elektrisch isolierendes Material (114), das über einer Chipträgerunterseite angeordnet ist, wobei ein elektrisch leitendes Kontaktgebiet (112) auf der Chipträgerunterseite von dem weiteren elektrisch isolierenden Material (114) befreit ist.

    Halbleiterbaustein mit einer an eine Rückseite eines Chips gekoppelten Elektronikkomponente und Verfahren zur Herstellung
    39.
    发明专利
    Halbleiterbaustein mit einer an eine Rückseite eines Chips gekoppelten Elektronikkomponente und Verfahren zur Herstellung 未知

    公开(公告)号：DE102008045744B4

    公开(公告)日：2013-07-18

    申请号：DE102008045744

    申请日：2008-09-04

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： FUERGUT EDWARD ,  MAHLER JOACHIM ,  BAUER MICHAEL

    IPC: H01L23/50 ,  H01L21/58 ,  H01L21/60 ,  H01L23/522 ,  H01L25/065 ,  H01L25/18

    Abstract: Halbleiterbaustein, umfassend: ein Substrat; mindestens einen Chip mit einer ersten aktiven Seite und einer der ersten Seite gegenüberliegenden Rückseite, wobei die erste Seite elektrisch an das Substrat gekoppelt ist und ein oder mehrere Vias zwischen der ersten Seite und der Rückseite verlaufen und einen elektrischen Weg dazwischen definieren; eine Metallisierungsschicht, die auf der Rückseite des mindestens einen Chips abgeschieden ist, an die Rückseite des mindestens einen Chips gekoppelt ist, als Umverdrahtungsschicht ausgestaltet ist und elektrisch an die Vias gekoppelt ist; und mindestens eine Elektronikkomponente, die auf die Metallisierungsschicht aufgebracht ist und an die Metallisierungsschicht elektrisch gekoppelt ist und über die Metallisierungsschicht und die Vias in elektrischer Verbindung mit dem Substrat steht, wobei die mindestens eine Elektronikkomponente eine passive elektrische Komponente ist.

Patent Agency Ranking